

**2.4G SOC
HW2181B**

数 据 手 册

- 产品简介
- 数据手册
- 产品规格

上海东软载波微电子有限公司

2018 年 9 月 30 日

产品订购信息

Part NO.	工作电压	FLASH	SRA M	I/O	Timer	RTC	UART	SPI	I2C	ADC	封装类型
HW2181BFHNO	2.2V ~3.6V	36KB	8KB	35	16-bit ×4, 32-bit ×1	1	2	2	1	12-bit× 15ch	QFN48

地 址：中国上海市龙漕路 299 号天华信息科技园 2A 楼 5 层

邮 编：200235

E-mail: support@essemi.com

电 话：+86-21-60910333

传 真：+86-21-60914991

网 址：http://www.essemi.com

版权所有©

上海东软载波微电子有限公司

本资料内容为上海东软载波微电子有限公司在现有数据资料基础上慎重且力求准确无误编制而成，本资料中所记载的实例以正确的使用方法和标准操作为前提，使用方在应用该等实例时请充分考虑外部诸条件，上海东软载波微电子有限公司不承担或确认该等实例在使用方的适用性、适当性或完整性，上海东软载波微电子有限公司亦不对使用方因使用本资料所有内容而可能或已经带来的风险或后果承担任何法律责任。基于使本资料的内容更加完善等原因，上海东软载波微电子有限公司保留未经预告的修改权。使用方如需获得最新的产品信息，请随时用上述联系方式与上海东软载波微电子有限公司联系。

修订历史

版本	修改日期	更改概要
V1.0	2018-9-14	初版

目 录

内容目录

第 1 章	芯片简介	15
1.1	概述	15
1.2	系统框图	19
1.3	管脚分配图	20
1.3.1	QFN48 封装	20
1.4	管脚说明	21
1.4.1	管脚说明	21
1.4.2	MCU 复用管脚对照	22
1.4.3	内部连线	24
1.4.4	MCU 内部悬空脚.....	24
1.4.5	HW2181B 和 HW2181 差异管脚对照	24
第 2 章	系统控制及操作特性	26
2.1	系统控制保护	26
2.1.1	概述	26
2.1.2	特殊功能寄存器.....	26
2.2	系统电源	27
2.2.1	结构框图	27
2.2.2	芯片供电电源	27
2.3	系统复位	27
2.3.1	概述	27
2.3.2	结构框图	27
2.3.3	复位时序图	28
2.3.4	外部复位 MRSTN 参考	29
2.3.5	特殊功能寄存器.....	29
2.4	低电压监测 (LVD)	30
2.4.1	概述	30
2.4.2	特殊功能寄存器.....	31
2.5	系统低功耗操作模式	33
2.5.1	概述	33
2.5.2	浅睡眠模式	33
2.5.3	深度睡眠模式	33
2.5.4	睡眠模式的唤醒.....	34
2.5.5	睡眠模式的唤醒时间	34
2.5.6	FLASH 存储器等待功能	35
2.5.7	特殊功能寄存器.....	35
2.6	系统时钟	36
2.6.1	概述	36
2.6.2	结构框图	37
2.6.3	功能说明	37
2.6.4	系统时钟应用说明	48
2.7	中断和异常处理	53

2.7.1	中断和异常	53
2.7.2	中断和异常向量的分配.....	54
2.7.3	中断向量表的重映射	55
2.7.4	特殊功能寄存器.....	55
2.8	系统控制块（SCB）	64
2.8.1	概述.....	64
2.8.2	特殊功能寄存器.....	64
2.9	系统定时器（SYSTICK）	68
2.9.1	概述.....	68
2.9.2	特殊功能寄存器.....	68
2.10	配置字软件控制	71
2.11	定时器（T16N/T32N）同步启动关停控制	72
2.11.1	概述.....	72
2.11.2	特殊功能寄存器.....	72
第3章	存储器资源	74
3.1	内部存储器地址映射.....	74
3.2	FLASH 存储器	74
3.2.1	芯片配置字.....	74
3.2.2	程序区 FLASH	76
3.2.3	自编程操作（IAP）	77
3.2.4	特殊功能寄存器.....	80
3.3	数据存储器（SRAM）	84
3.3.1	SRAM 地址映射	84
3.3.2	SRAM 位带扩展	84
3.4	外设寄存器	85
3.4.1	外设寄存器映射.....	85
3.4.2	外设寄存器位带扩展	85
3.4.3	系统控制单元（SCU）寄存器列表	86
3.4.4	GPIO 寄存器列表.....	86
3.4.5	IAP 寄存器列表	88
3.4.6	ADC 寄存器列表	88
3.4.7	RTC 寄存器列表	88
3.4.8	WDT 寄存器列表.....	89
3.4.9	T16N0/T16N1/T16N2/T16N3 寄存器列表	89
3.4.10	T32N0 寄存器列表	90
3.4.11	UART0/UART1 寄存器列表	90
3.4.12	EUART0 寄存器列表.....	91
3.4.13	SPI0/ SPI1 寄存器列表	91
3.4.14	I2C0 寄存器列表	92
3.5	内核寄存器	92
3.5.1	系统定时器（SYSTICK）寄存器列表.....	92
3.5.2	中断控制器（NVIC）寄存器列表.....	92
3.5.3	系统控制块（SCB）寄存器列表.....	93
第4章	输入输出端口（GPIO）	94

4.1	概述	94
4.2	外部端口中断	95
4.3	外部按键中断	96
4.4	Buzz 输出	97
4.5	特殊功能寄存器	98
第 5 章	外设	123
5.1	定时器/计数器	123
5.1.1	16 位定时器/计数器 T16N	123
5.1.2	32 位定时器/计数器 T32N (T32N0)	141
5.2	通用异步接收/发送器 (UART0/ UART1)	152
5.2.1	概述	152
5.2.2	结构框图	152
5.2.3	UART 数据格式	153
5.2.4	UART 异步发送器	153
5.2.5	UART 异步接收器	155
5.2.6	UART 发送调制功能	157
5.2.7	UART 红外唤醒功能	158
5.2.8	UART 端口极性	158
5.2.9	UART 自动波特率检测	158
5.2.10	UART 空闲帧检测	159
5.2.11	UART 发送暂停和接收暂停	160
5.2.12	特殊功能寄存器	160
5.2.13	UART 应用说明	176
5.3	增强型通用异步接收/发送器 (EUART0)	177
5.3.1	概述	177
5.3.2	结构框图	177
5.3.3	EUART 端口复用	177
5.3.4	普通 UART 通讯模式	178
5.3.5	7816 通讯模式的异步接收器和发送器	178
5.3.6	7816 通讯模式的数据格式	179
5.3.7	7816 通讯模式的自动重发功能	179
5.3.8	7816 通讯模式的自动重收功能	180
5.3.9	特殊功能寄存器	180
5.3.10	EUART 应用说明	190
5.4	SPI 同步串口通讯控制器 (SPI0 /SPI1)	191
5.4.1	概述	191
5.4.2	结构框图	191
5.4.3	SPI 通讯模式	191
5.4.4	SPI 数据格式	191
5.4.5	SPI 帧位宽	193
5.4.6	SPI 同步发送器	193
5.4.7	SPI 同步接收器	194
5.4.8	SPI 通讯控制	195
5.4.9	SPI 延迟接收功能	195

5.4.10	SPI 数据帧发送间隔功能	196
5.4.11	特殊功能寄存器.....	196
5.4.12	SPI 应用说明.....	202
5.5	I2C 总线串口通讯控制器 (I2C0)	203
5.5.1	概述.....	203
5.5.2	结构框图	203
5.5.3	I2C 总线基本原理.....	203
5.5.4	I2C 通讯端口配置.....	205
5.5.5	I2C 时基定时器与 16 倍速采样器	206
5.5.6	I2C 通讯发送器	207
5.5.7	I2C 通讯接收器	208
5.5.8	I2C 通讯控制.....	208
5.5.9	特殊功能寄存器.....	211
5.5.10	I2C 应用说明.....	219
5.6	模数转换器 (ADC)	220
5.6.1	概述.....	220
5.6.2	结构框图	220
5.6.3	ADC 基本配置.....	220
5.6.4	ADC 高精度参考电压.....	220
5.6.5	ADC 数据转换.....	220
5.6.6	自动转换比较功能.....	223
5.6.7	特殊功能寄存器.....	224
5.7	实时时钟 (RTC)	232
5.7.1	概述.....	232
5.7.2	RTC 写保护	232
5.7.3	时间日期设置	232
5.7.4	RTC 中断源.....	233
5.7.5	RTC 计时功能.....	234
5.7.6	特殊功能寄存器.....	234
5.8	看门狗定时器 (WDT)	242
5.8.1	概述.....	242
5.8.2	特殊功能寄存器.....	243
第 6 章	RF 收发器—工作模式控制	246
6.1	POWER DOWN 模式	246
6.2	SLEEP 模式.....	246
6.3	IDLE 模式	247
6.4	TX 模式.....	247
6.5	RX 模式	247
第 7 章	RF 收发器—包结构	248
7.1	PTX 发送数据包结构	248
7.2	PRX 发送 ACK 包结构.....	249
第 8 章	RF 收发器—链路控制方式	250
8.1	硬件链路控制方式	250
8.2	软件链路控制方式	250

第 9 章	RF 收发器—多 PIPE 逻辑通道.....	251
第 10 章	RF 收发器—自动响应 ACK 与自动重传 ART	252
10.1	ACK 不带 ACK PAYLOAD	252
10.2	ACK 带 ACK PAYLOAD	252
第 11 章	RF 收发器—数据与控制接口.....	253
11.1	FIFO	253
11.2	中断	254
11.2.1	硬件链路控制中断.....	254
11.2.2	软件链路控制中断.....	257
11.3	SPI 通信接口	258
11.3.1	SPI 帧格式	258
11.3.2	寄存器访问时序.....	259
11.3.3	FIFO 访问时序	259
11.3.4	SPI 时序参数.....	260
第 12 章	RF 收发器—其它功能与设置.....	261
12.1	RF 收发器复位.....	261
12.2	频点设置	261
12.3	自动频偏校正(AFC).....	261
12.4	软件频偏校正.....	261
12.5	前导码指示	261
12.6	RSSI 功能.....	262
12.7	载波检测指示(Carrier Detect)功能	262
12.8	FEC、CRC、SCRAMBLE 功能.....	262
12.9	定长功能.....	263
12.10	PAD 上拉、滤波、大电流驱动功能	263
第 13 章	RF 收发器—寄存器	264
13.1	寄存器列表	264
13.2	寄存器说明	265
第 14 章	RF 收发器—术语解释.....	280
第 15 章	封装尺寸图	281
15.1	QFN48 封装尺寸图.....	281
第 16 章	参考设计	282
16.1	参考设计图	282
16.2	设计注意事项.....	284
第 17 章	电气特性.....	285
17.1	MCU 电气特性.....	285
17.1.1	最大标称值.....	285
17.1.2	MCU 工作条件	285
17.1.3	MCU 功能模块工作电压范围	285
17.1.4	MCU 功耗参数	285
17.1.5	MCU 功能模块功耗特性参数表.....	286
17.1.6	MCU 输入输出端口特性.....	288
17.1.7	系统时钟规格	289
17.1.8	ADC 模块特性.....	289

17. 1. 9	内部时钟源特性.....	291
17. 1. 10	BOR 模块特性表.....	292
17. 1. 11	LVD 模块特性表.....	293
17. 2	MCU 参数特性图.....	294
17. 2. 1	MCU 功耗特性.....	294
17. 2. 2	芯片 IO 端口输入特性.....	296
17. 2. 3	芯片 IO 端口输出特性（普通驱动，PA6~PA13 端口除外）.....	297
17. 2. 4	芯片 IO 端口输出特性（大电流驱动，PA6~PA13 端口除外）.....	300
17. 2. 5	芯片 IO 端口输出特性（普通驱动，PA6~PA13 端口）.....	303
17. 2. 6	芯片 IO 端口输出特性（大电流驱动，PA6~PA13 端口）.....	305
17. 3	RF 收发器电气特性.....	309
17. 3. 1	功耗参数.....	309
17. 3. 2	通讯基本参数.....	309
17. 3. 3	发射机参数.....	309
17. 3. 4	接收机参数.....	310
17. 3. 5	振荡器参数.....	310
17. 3. 6	IO 端口 DC 参数.....	310
17. 3. 7	状态切换时间参数.....	310
第 18 章	编程调试接口.....	311
18. 1	概述.....	311
18. 2	ISP 编程接口.....	311
18. 2. 1	通信协议.....	311
18. 2. 2	操作流程.....	312
18. 3	SWD 调试接口.....	312
18. 3. 1	概述.....	312
18. 3. 2	SWD 特性.....	313

图目录

图 1-1	系统内部结构框图	19
图 1-2	QFN48 封装顶视图 (TopView)	20
图 2-1	系统电源结构框图	27
图 2-2	系统复位电路结构框图	27
图 2-3	上电复位时序示意图	28
图 2-4	掉电复位时序示意图	28
图 2-5	外部复位时序示意图	28
图 2-6	MRSTN 复位参考电路图 1	29
图 2-7	MRSTN 复位参考电路图 2	29
图 2-8	系统时钟电路结构框图	37
图 2-9	XTAL 振荡器电路结构示意图	38
图 2-10	系统定时器框图	68
图 3-1	内部存储系统分配示意图	74
图 3-2	IAP 操作请求流程图	78
图 3-3	IAP 全擦除操作流程图	78
图 3-4	IAP 页擦除操作流程图	79
图 3-5	IAP 编程操作流程图	79
图 3-6	SRAM 映射图	84
图 3-7	外设存储器分配示意图	85
图 4-1	IO 端口电路结构图	95
图 4-2	外部 PINT0 端口中断电路结构示意图	95
图 4-3	外部按键 KINT0 中断电路结构示意图	96
图 4-4	Buzz 高电平调制输出波形图	97
图 4-5	Buzz 低电平调制输出波形图	98
图 5-1	T16N0 电路结构框图	124
图 5-2	T16N0 计数匹配功能示意图	125
图 5-3	T16N0 捕捉功能示意图	127
图 5-4	T16N0 PWM 独立模式输出调制功能示意图	128
图 5-5	T16N0 互补输出功能示意图	129
图 5-6	T32N0 电路结构框图	141
图 5-7	T32N0 计数匹配功能示意图	143
图 5-8	T32N0 捕捉功能示意图	144
图 5-9	T32N0 输出调制功能示意图	145
图 5-10	UART 电路结构图	152
图 5-11	UART 7 位数据格式	153
图 5-12	UART 8 位数据格式	153
图 5-13	UART 9 位数据格式	153
图 5-14	UART0 发送数据流示意图	154
图 5-15	UART0 发送数据操作流程示意图	155
图 5-16	UART0 接收数据流示意图	156
图 5-17	UART0 接收数据操作流程示意图	157
图 5-18	TX0 高电平调制输出波形图	158
图 5-19	TX0 低电平调制输出波形图	158

图 5-20	自动波特率检测时序示意图	159
图 5-21	自动波特率检测错误时序示意图	159
图 5-22	空闲帧检测时序示意图	160
图 5-23	EUART0 电路结构框图	177
图 5-24	7816 通讯模式发送数据流示意图	178
图 5-25	7816 通讯模式接收数据流示意图	178
图 5-26	SPI0 电路结构框图	191
图 5-27	SPI0 时钟上升沿发送, 下降沿接收波形示意图	192
图 5-28	SPI0 时钟下降沿发送, 上升沿接收波形示意图	192
图 5-29	SPI0 时钟上升沿接收, 下降沿发送波形示意图	192
图 5-30	SPI0 时钟下降沿接收, 上升沿发送波形示意图	193
图 5-31	SPI 发送数据流示意图	193
图 5-32	SPI0 接收数据流示意图	194
图 5-33	SPI 延迟接收功能波形示意图	196
图 5-34	I2C 电路结构框图	203
图 5-35	I2C 总线通讯协议示意图	204
图 5-36	I2C 主控器写入从动器数据示意图	205
图 5-37	I2C 主控器读取从动器数据示意图	205
图 5-38	开漏输出端口示意图	206
图 5-39	I2C 总线端口信号的波形示意图	207
图 5-40	I2C 发送数据流示意图	207
图 5-41	I2C 接收数据流示意图	208
图 5-42	I2C 起始位波形图	209
图 5-43	I2C 自动寻呼波形图	209
图 5-44	I2C 停止位波形图	209
图 5-45	I2C 应答延迟功能波形示意图	210
图 5-46	I2C 数据帧传输间隔功能波形示意图	210
图 5-47	I2C 时钟线下拉等待波形示意图	211
图 5-48	ADC 内部结构图	220
图 5-49	ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0, 软件控制采样)	221
图 5-50	ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1, 硬件控制采样)	222
图 6-1	RF 收发器工作模式控制示意图	246
图 9-1	4 路 PIPE 通讯示意图	251
图 11-1	FIFO 控制示意图	253
图 11-2	ACK 不使能情况中断示意图	254
图 11-3	ACK 使能不带 ACK PAYLOAD 中断示意图	254
图 11-4	PTX 自动重传情况 1 中断示意图	255
图 11-5	PTX 自动重传情况 2 中断示意图	255
图 11-6	PTX 自动重传情况 3 中断示意图(重发超时, 重发次数为 2)	255
图 11-7	PRX 自动重收中断示意图	256
图 11-8	ACK 带 ACK PAYLOAD 情况中断示意图	256
图 11-9	PTX 接收 ACK CRC ERROR 情况中断示意图	257
图 11-10	PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图	257
图 11-11	软件链路控制方式下中断示意图	258

图 11-12	SPI 帧格式.....	258
图 11-13	SPI 写寄存器时序.....	259
图 11-14	SPI 读寄存器时序.....	259
图 11-15	SPI 写 FIFO 时序.....	259
图 11-16	SPI 读 FIFO 时序.....	259
图 11-17	SPI 时序参数示意图.....	260
图 12-1	数据扰码生成器.....	262
图 15-1	QFN48 封装尺寸图.....	281
图 16-1	典型应用 SCH.....	282
图 16-2	典型应用 PCB.....	283

表目录

表 1-1	管脚说明表.....	22
表 1-2	复用管脚对照表.....	23
表 1-3	内部连线.....	24
表 1-4	芯片悬空管脚说明表.....	24
表 1-5	两个版本的芯片差异管脚对比表.....	25
表 2-1	低功耗模式时钟状态表.....	33
表 2-2	异常/中断优先级操作类型说明说明表.....	53
表 2-3	异常/中断优先级列表.....	53
表 2-4	IRQ 分配列表.....	55
表 4-1	PINT 选择对应列表.....	96
表 4-2	KINT 选择对应列表.....	97
表 5-1	I2C 总线端口信号的时序参数列表.....	206
表 5-2	ADC 精度与转换速率的对应关系列表.....	221
表 5-3	12/24 小时模式对照表.....	233
表 11-1	SPI 时序参数.....	260
表 13-1	寄存器列表.....	264
表 13-2	PKTCTRL 寄存器说明.....	265
表 13-3	TRCTL 寄存器说明.....	265
表 13-4	CHANNR 寄存器说明.....	266
表 13-5	MISC0 寄存器说明.....	266
表 13-6	FOCCFG 寄存器说明.....	266
表 13-7	FREQBASE 寄存器说明.....	267
表 13-8	DS_PE 寄存器说明.....	267
表 13-9	THRES 寄存器说明.....	268
表 13-11	MISC2 寄存器说明.....	268
表 13-12	CDTH 寄存器说明.....	269
表 13-14	STATUS0 寄存器说明.....	269
表 13-15	STATUS1 寄存器说明.....	269
表 13-16	FIX_LEN_EN 寄存器说明.....	270
表 13-17	FIFO0DATA 寄存器说明.....	270
表 13-18	FIFO1DATA 寄存器说明.....	270
表 13-19	ACKFIFO0DATA 寄存器说明.....	270
表 13-20	ACKFIFO1DATA 寄存器说明.....	271
表 13-21	FIFO0CTRL 寄存器说明.....	272
表 13-22	FIFO1CTRL 寄存器说明.....	272
表 13-23	ACKFIFO0CTRL 寄存器说明.....	273
表 13-24	ACKFIFO1CTRL 寄存器说明.....	274
表 13-25	FIFOSTATUS 寄存器说明.....	274
表 13-26	CLEAR 寄存器说明.....	275
表 13-27	PIPECTRL 寄存器说明.....	275
表 13-28	INT 寄存器说明.....	277
表 13-29	P0ADDR0 寄存器说明.....	277
表 13-30	P0ADDR1 寄存器说明.....	277

表 13-31	P0ADDR2 寄存器说明	278
表 13-32	P1ADDR0 寄存器说明	278
表 13-33	P1ADDR1 寄存器说明	278
表 13-34	P1ADDR2 寄存器说明	278
表 13-35	P2ADDR 寄存器说明	278
表 13-36	P3ADDR 寄存器说明	279
表 14-1	术语解释.....	280

第1章 芯片简介

1.1 概述

HW2181B 是一款高集成度的 2.4GHZ ISM 频段无线 SOC 芯片，可应用于无线航模、智能家居、以及其它无线数据传输和远程控制等领域。片上集成高性能、低功耗的 RF 收发器和 32 位 MCU。

片上 RF 收发器的外围电路简单，只需少数外围被动器件即可构成完整的 2.4G 无线收发系统。RF 收发器发射功率最大可以到 8dBm，接收灵敏度可达到 -93dBm@250Kbps、-89dBm@1Mbps。

片上 MCU 内部集成 32 位 ARM Cortex-M0 CPU 内核，具备 36KB 的 Flash 程序存储空间。

芯片特性：

- ◆ 工作条件
 - ◇ 工作电压范围：2.2V ~ 3.6V
 - ◇ 工作温度范围：-40 ~ 85°C
- ◆ 封装形式
 - ◇ QFN48

MCU 特性：

- ◆ 工作特性
 - ◇ 工作主时钟频率：32KHz~48MHz
 - ◇ 工作电流：Ivdd = 3.5mA（@内部 HRC 16MHz，典型值）
 - ◇ 待机电流：Ivdd = 5uA（常温，典型值）
- ◆ 电源
 - ◇ 低功耗 LVD 用于监测系统电源掉电和上电，可选择产生掉电或上电中断
- ◆ 复位
 - ◇ 内嵌上电复位电路 POR
 - ◇ 内嵌掉电复位电路 BOR
 - ◇ 支持外部复位
- ◆ 时钟
 - ◇ 外部晶体振荡器可配置，支持低速振荡器 32KHz 和高速振荡器 1~20MHz，可配置为系统时钟源
 - ◇ 内部 16MHz RC 振荡器（HRC）可配置为系统时钟源，出厂前已校准（全温度，全电压范围内频率精度为±2%）
 - ◇ 内部 32KHz RC 振荡器（LRC）作为 WDT 时钟源，可配置为系统时钟源
 - ◇ 支持 PLL 倍频，时钟源可选择，最大可倍频至 48MHz，可配置为系统时钟源
- ◆ 内核
 - ◇ ARM Cortex-M0 32 位嵌入式处理器内核

- ◇ 支持 SWD 串行调试接口，支持 2 个监视点（watchpoint）和 4 个断点（breakpoint）
- ◇ 支持两组 SWD 调试接口可选择，通过配置字 DEBUG_S 进行选择
- ◇ 内嵌向量中断控制器 NVIC
- ◇ 支持唤醒中断控制器 WIC
- ◇ NVIC 包含一个不可屏蔽中断 NMI
- ◇ 内置 1 个 SysTick 系统定时器
- ◆ 硬件看门狗
 - ◇ 时钟源可选择
 - ◇ 支持低功耗模式下唤醒
 - ◇ 超时计数溢出可选择触发中断或复位
- ◆ 存储资源
 - ◇ 36K 字节 FLASH 存储器
 - 支持 ISP 在线串行编程
 - 支持两组 ISP 编程接口可选择，硬件自动识别有效的 ISP 编程接口
 - 支持 IAP 在应用中编程，可选取部分区域作为数据存储使用
 - 支持 FLASH 编程代码加密保护
 - ◇ 8K 字节 SRAM 存储器
 - SRAM 存储空间及外设寄存器地址空间支持位带（BIT BAND）扩展
- ◆ I/O 端口
 - ◇ 支持最多 46 个双向 I/O 端口，其中可用端口 40 个，外部可用端口 34 个
 - 外部 PA 端口 22 个（PA0~PA9、PA18、PA19、PA22~PA31）
 - 外部 PB 端口 12 个（PB0~PB9、PB12、PB13）
 - 内连端口 6 个（PA11、PA12、PA13、PA15、PA16、PA17）
 - 内部悬空未用端口 6 个（PA10、PA14、PA20、PA21、PB10、PB11）
- ◆ 定时器/计数器
 - ◇ T16N0：16 位定时器/计数器，带预分频器，扩展输入捕捉/输出调制功能
 - ◇ T16N1：16 位定时器/计数器，带预分频器，扩展输入捕捉/输出调制功能
 - ◇ T16N2：16 位定时器/计数器，带预分频器，扩展输入捕捉/输出调制功能
 - ◇ T16N3：16 位定时器/计数器，带预分频器，扩展输入捕捉/输出调制功能
 - ◇ T32N0：32 位定时器/计数器，带预分频器，扩展输入捕捉/输出调制功能
 - ◇ RTC ：一路 RTC 实时时钟
- ◆ UART 通信接口
 - ◇ 支持二路 UART 通信接口 UART0，UART1
 - ◇ 支持全/半双工异步通信模式
 - ◇ 支持传输波特率可配置
 - ◇ 支持 8 级发送/接收缓冲器
 - ◇ 支持 7/8/9 位数据格式可配

- ◇ 支持奇偶校验功能可配，支持硬件自动奇偶校验位判断
- ◇ 支持空闲帧检测
- ◇ 支持接收帧错误标志、溢出标志、奇偶校验错误标志
- ◇ 支持数据接收和发送中断
- ◇ 支持 PWM 调制输出，且 PWM 占空比线性可调
- ◇ 支持接收端口红外唤醒功能
- ◇ 支持 UART 输入输出通讯端口极性可配置
- ◆ **EUART 通信接口**
 - ◇ 支持一路 EUART 通信接口 EUART0
 - ◇ 兼容 UART 通信接口，可配置为普通 UART 模式
 - ◇ 扩展支持异步半双工接收/发送（7816 模式）
 - ◇ 扩展支持 8 位数据位和 1 位奇偶校验位（7816 模式）
 - ◇ 扩展支持自动重发重收模式（7816 模式）
 - ◇ 扩展支持可配置内部时钟输出（7816 模式）
 - ◇ 扩展支持双通道通讯可配置（7816 模式）
- ◆ **I2C 通信接口**
 - ◇ 支持一路通信接口 I2C0
 - ◇ 支持主控和从动模式
 - ◇ 支持标准 I2C 总线协议，最高传输速率 400K bit/s
 - ◇ 支持 7 位寻址方式
 - ◇ 约定数据从最高位开始接收/发送
 - ◇ 支持数据接收和发送中断
 - ◇ SCL/SDA 端口支持推挽/开漏模式，开漏时必须使能内部弱上拉或使用外部上拉电阻
 - ◇ SCL 端口支持时钟线自动下拉等待请求功能
- ◆ **SPI 通信接口**
 - ◇ 支持二路通信接口 SPI0，SPI1
 - ◇ 支持主控模式和从动模式
 - ◇ 支持 4 种通信数据格式
 - ◇ 支持 4 级接收/发送缓冲器
 - ◇ 支持数据接收和发送中断
- ◆ **ADC 模拟数字转换器**
 - ◇ 支持 12 位转换结果，有效精度为 11 位
 - ◇ 支持 16 通道模拟输入端（AIN4 不可用，可用 15 通道）
 - ◇ 支持参考电压源可选择
 - ◇ 支持中断产生

- ◇ 支持转换结果自动比较
- ◇ 支持定时触发 ADC 转换

RF 收发器特性:

- ◆ 通讯特性
 - ◇ 使用国际通用的 2.4GHz ISM 工作频段 2402MHz~2483MHz
 - ◇ 支持 GFSK 调制方式
 - ◇ 支持 250Kbps/1Mbps 两种数据速率
 - ◇ 支持数字 RSSI 测量
 - ◇ 支持 4 PIPE 多逻辑通道传输
- ◆ 接收机灵敏度 (0.1%BER)
 - ◇ -89dBm@1Mbps
 - ◇ -93dBm@250Kbps
- ◆ 发射机输出功率
 - ◇ 支持发射机输出功率手动或自动控制: -40dBm ~ +8dBm
- ◆ 功耗特性
 - ◇ 发射机输出功率在 0dBm 时, 芯片功耗约为 23mA
 - ◇ 接收机工作时, 芯片功耗约为 20mA
 - ◇ IDLE 模式电流约为 1.7mA
 - ◇ SLEEP 模式电流约为 25uA
 - ◇ POWER DOWN 模式下电流约为 1.5uA
- ◆ 时钟电路
 - ◇ 支持 12/16MHz 石英晶体振荡器

1.2 系统框图

HW2181B 的整体系统框图如下图所示：




图 1-1 系统内部结构框图

1.3 管脚分配图

1.3.1 QFN48 封装




图 1-2 QFN48 封装顶视图 (TopView)

注 1: 编程/调试接口共用 5 线接口配置, 即电源线 VDD、地线 VSS、复位线 MRSTN、时钟线 ISCK 和数据线 ISDA。
当 MRSTN 管脚复用配置为 GPIO 功能, 调试时复位线 MRSTN 需断开连接;

注 2: 建议 PA6 端口在使用过程中设置为输出, 且端口电压不能高于 VDD 或者低于 VSS, 否则可能会导致芯片工作异常。

1.4 管脚说明

1.4.1 管脚说明

管脚编号	管脚名称	管脚功能	管脚说明
1	VDD33A_ANA	电源输入	RF 收发器模拟模块电源输入
2	VDD33A_RF	电源输入	RF 收发器射频模块电源输入
3	AGND	模拟地	RF 收发器的地线
4	ANT	射频端	RF 收发器射频端接口
5	AGND	模拟地	RF 收发器的地线
6	VDR_RF	电源输出	RF 收发器内置的射频模块 LDO 电源输出，可以在 PCB 预留滤波电容的位置，一般不需要焊接
7	VDR_IF	电源输出	RF 收发器内置的模拟模块 LDO 电源输出，可悬空
8	VDR_ADC	电源输出	RF 收发器内置的 ADC 模块 LDO 电源输出，可悬空
9	VDD33D_RF	电源输入	RF 收发器数字模块电源输入
10	VDR_DIG	电源输出	RF 收发器内置的数字模块 LDO 电源输出，推荐外接滤波电容
11	PA18/T16N3_0/SCL0/SEG4	通用输入输出	MCU 通用 IO 口，可复用为 I2C、PWM 等
12	PA19/T16N3_1/SDA0/SEG5	通用输入输出	MCU 通用 IO 口，可复用为 I2C、PWM 等
13	PA22/RXD0/SEG8	通用输入输出	MCU 通用 IO 口，可复用为 PWM 等
14	PA23/TXD0/SEG9	通用输入输出	MCU 通用 IO 口，可复用为 UART
15	PA24/MOSI1/RXD0/T16N1_0/SEG10	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART、PWM 等
16	PA25/MISO1/TXD0/T16N1_1/SEG11	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART、PWM 等
17	PA26/SCK1/RXD0/T16N2_BK/SEG12	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART、PWM 等
18	PA27/NSS1/TXD0/T16N3_BK/SEG13	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART、PWM 等
19	PA28/NSS1/T16N2_0/SEG14	通用输入输出	MCU 通用 IO 口，可复用为 SPI、PWM 等
20	PA29/SCK1/T16N2_1/SEG15	通用输入输出	MCU 通用 IO 口，可复用为 SPI、PWM 等
21	PA30/MISO1/RXD1/SEG16	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART 等
22	PA31/MOSI1/TXD1/SEG17	通用输入输出	MCU 通用 IO 口，可复用为 SPI、UART 等
23	PB0/T32N0_0/RXD1/T16N3_0/SEG18	通用输入输出	MCU 通用 IO 口，可复用为 UART、PWM 等
24	PB1/T32N0_1/TXD1/T16N3_1/SEG19	通用输入输出	MCU 通用 IO 口，可复用为 UART、PWM 等
25	PB2/T16N0_0/SCL0/SEG20	通用输入输出	MCU 通用 IO 口，可复用为 I2C、PWM 等
26	PB3/T16N0_1/SDA0/SEG21	通用输入输出	MCU 通用 IO 口，可复用为 I2C、PWM 等
27	PB4/E0RX0/E0IO0/SEG22	通用输入输出	MCU 通用 IO 口，可复用为 EUART 等
28	PB5/E0TX0/E0CK0/AN0/SEG23	通用输入输出	MCU 通用 IO 口，可复用为 EUART、ADC 等
29	PB6/E0RX1/E0IO1/AN1/SEG24	通用输入输出	MCU 通用 IO 口，可复用为 EUART、ADC 等
30	PB7/E0TX1/E0CK1/AN2/SEG25	通用输入输出	MCU 通用 IO 口，可复用为 EUART、ADC 等
31	PB8/T32N0_0/OSC2I/AN3/SEG26	通用输入输出	MCU 通用 IO 口，可复用为 PWM、ADC 等
32	PB9/T32N0_1/OSC2O/AN4/SEG27	通用输入输出	MCU 通用 IO 口，可复用为 PWM、ADC 等

管脚编号	管脚名称	管脚功能	管脚说明
33	DGND	数字地	MCU 的数字地
34	PB12/MRSTN	通用输入输出	MCU 通用 IO 口，可复用为外部复位输入
35	PB13/T16N1_0/BUZ/AN5	通用输入输出	MCU 通用 IO 口，可复用为 PWM、Buzzer、ADC 等
36	VDD33	电源输入	MCU 电源输入
37	PA0/T16N1_1/AVREFN/BUZ/AN6/ISCK0	通用输入输出	MCU 通用 IO 口，可复用为 PWM、Buzzer、ADC、编程等
38	PA1/BUZ/AVREFP/AN7/ISDA0	通用输入输出	MCU 通用 IO 口，可复用为 ADC、编程等
39	PA2/T32N0_0/NSS1/AN8/T16N0_BK	通用输入输出	MCU 通用 IO 口，可复用为 PWM、SPI、ADC 等
40	PA3/T32N0_1/SCK1/AN9/T16N1_BK	通用输入输出	MCU 通用 IO 口，可复用为 PWM、SPI、ADC 等
41	PA4/SCL0/MISO1/AN10	通用输入输出	MCU 通用 IO 口，可复用为 I2C、SPI、ADC 等
42	PA5/SDA0/MOSI1/AN11	通用输入输出	MCU 通用 IO 口，可复用为 I2C、SPI、ADC 等
43	PA6/T16N0_0/AN12	通用输入输出	MCU 通用 IO 口，可复用为 PWM、ADC 等，建议 PA6 端口在使用过程中尽量设置为输出，且端口电压不能高于 VDD 或者低于 VSS，否则可能会导致芯片工作异常。
44	PA7/T16N0_1/AN13	通用输入输出	MCU 通用 IO 口，可复用为 PWM、ADC 等
45	PA8/RXD1/T16N1_0/AN14	通用输入输出	MCU 通用 IO 口，可复用为 UART、PWM、ADC 等
46	PA9/TXD1/T16N1_1/AN15/CLK00	通用输入输出	MCU 通用 IO 口，可复用为 UART、PWM、ADC 等
47	XTALN	模拟输出	晶体振荡器的输出端
48	XTALP	模拟输入	晶体振荡器的输入端
—	EP	地线	芯片底部中央的 PAD，必须接地，包括 RF 和数字地，建议 PCB 设计时在 PAD 上放置几个接地过孔，保证良好的接地。

表 1-1 管脚说明表

1.4.2 MCU 复用管脚对照

PIN NAME (FUN0(D))	FUN1(D)	FUN2(D)	FUN3(D)	FUN4(A)
PB0	T32N0_0	RXD1	T16N3_0	—
PB1	T32N0_1	TXD1	T16N3_1	—
PB2	T16N0_0	NSS0 (禁止)	SCL0	—
PB3	T16N0_1	SCK0 (禁止)	SDA0	—
PB4	E0RX0/E0IO0	MISO0 (禁止)	—	—
PB5	E0TX0/E0CK0	MOSI0 (禁止)	—	AIN0
PB6	E0RX1/E0IO1	—	—	AIN1
PB7	E0TX1/E0CK1	—	—	AIN2
PB8/OSC2I	—	—	T32N0_0	AIN3
PB9/OSC2O	—	—	T32N0_1	AIN4

PIN NAME (FUN0(D))	FUN1(D)	FUN2(D)	FUN3(D)	FUN4(A)
PB10/OSC11**	—	—	—	—
PB11/ OSC10**	—	—	—	—
PB12/MRSTN	—	—	—	—
PB13	T16N1_0	BUZ	—	AIN5
PA0/ISCK0	T16N1_1	—	BUZ	AVREFN/ AIN6
PA1/ISDA0	BUZ	—	—	AVREFP/ AIN7
PA2	T16N0_BK	T32N0_0	NSS1	AIN8
PA3	T16N1_BK	T32N0_1	SCK1	AIN9
PA4	SCL0	—	MISO1	AIN10
PA5	SDA0	—	MOSI1	AIN11
PA6	—	T16N0_0	—	AIN12
PA7	—	T16N0_1	—	AIN13
PA8	RXD1	T16N1_0	—	AIN14
PA9	TXD1	T16N1_1	CLKO0	AIN15
PA10**	T16N2_0 (禁止)	T16N3_0 (禁止)	NSS0 (禁止)	—
PA11*	T16N2_1 (禁止)	T16N3_1 (禁止)	SCK0 (禁止)	—
PA12*	—	E0RX0/E0IO0 (禁止)	MISO0	—
PA13*	—	E0TX0/E0CK0 (禁止)	MOSI0	—
PA14**	NSS0	T16N2_0 (禁止)	—	—
PA15*	SCK0	T16N2_1 (禁止)	—	—
PA16*	MISO0 (禁止)	—	—	—
PA17*	MOSI0 (禁止)	—	—	—
PA18	T16N3_0	SCL0	—	—
PA19	T16N3_1	SDA0	—	—
PA20**	—	CLKO1 (禁止)	T16N0_0 (禁止)	—
PA21**	—	RTCO (禁止)	T16N0_1 (禁止)	—
PA22	RXD0	—	—	—
PA23	TXD0	—	—	—
PA24	MOSI1	RXD0	T16N1_0	—
PA25	MISO1	TXD0	T16N1_1	—
PA26	SCK1	T16N2_BK	RXD0	—
PA27	NSS1	T16N3_BK	TXD0	—
PA28	—	NSS1	T16N2_0	—
PA29	—	SCK1	T16N2_1	—
PA30	—	MISO1	RXD1	—
PA31	—	MOSI1	TXD1	—

表 1-2 复用管脚对照表

注 1: FUNx(D)表示数字端口; FUNx(A)表示模拟端口。

注 2: 加*号的 PA11~PA13、PA15~PA17 是内部连线, 其中, PA12、PA13、PA15 必须设置为 SPI0 功能, 而 PA11、

PA16、PA17 必须设置为 GPIO。
 注 3: 加**号的 PA10、PA14、PA20、PA21、PB10、PB11 是内部悬空管脚，必须设置为 GPIO，并输出低电平。
 注 4: 加灰的表示禁止的功能。

1.4.3 内部连线

MCU 和 RF 收发器的数字接口是直接内部连接的，二者连接关系如下表所示：

序号	RF 收发器(I/O)	MCU(I/O)	说明
1	CSN(I)	PA16(O)	RF 收发器 SPI 的片选输入(低有效),内部与 MCU 的 PA16 相连。
2	SCK(I)	PA15(O)	RF 收发器 SPI 的时钟输入,内部与 MCU 的 PA15 相连, PA15 必须设置为 SPI0 时钟功能,即 SCK0 (FUN1)
3	MOSI(I)	PA13(O)	RF 收发器 SPI 的输入,内部与 MCU 的 PA13 相连, PA13 必须设置为 SPI0 的数据输出功能,即 MOSI0 (FUN3)
4	MISO(O)	PA12(I)	RF 收发器 SPI 的输出,内部与 MCU 的 PA12 相连, PA12 必须设置为 SPI0 的数据输入功能,即 MISO0 (FUN3)
5	IRQ(O)	PA11 (I)	RF 收发器中断输出(有效电平可通过寄存器 PKT_HINT_PRIORITY 配置),内部与 MCU 的 PA11 相连, PA11 必须设置为 GPIO (即 FUN0) 输入,并建议使能中断。
6	CE(I)	PA17(O)	RF 收发器芯片使能输入,内部与 MCU 的 PA17 相连, PA17 必须设置为 GPIO (即 FUN0) 输出。

表 1-3 内部连线

1.4.4 MCU内部悬空脚

需要注意 MCU 内部悬空脚在初始化编程时，应该设置为输出低电平，以保证芯片的正常工作。悬空管脚的说明如下表所示：

序号	悬空管脚名	设置状态
1	PA10	必须设置为 GPIO, 即 FUN0, 并输出低电平
2	PA14	必须设置为 GPIO, 即 FUN0, 并输出低电平
3	PA20	必须设置为 GPIO, 即 FUN0, 并输出低电平
4	PA21	必须设置为 GPIO, 即 FUN0, 并输出低电平
5	PB10	必须设置为 GPIO, 即 FUN0, 并输出低电平
6	PB11	必须设置为 GPIO, 即 FUN0, 并输出低电平

表 1-4 芯片悬空管脚说明表

1.4.5 HW2181B和HW2181 差异管脚对照

HW2181B 的部分管脚连接与上一版 HW2181 不同，需要在使用时注意。下面给出差异管脚对照，如下表所示：

管脚名	HW2181B	HW2181
PA14	内部悬空	与 RF 收发器 CSN 脚内联

PA16	与 RF 收发器 CSN 脚内连	与 RF 收发器 CE 脚内连，同时连接到到外部，可接滤波电容
PA17	与 RF 收发器 CE 脚内连	内部悬空
PA20	内部悬空	外部连接
PA22	外部连接	内部悬空
PB9	外部连接	内部悬空
PB10	内部悬空	外部连接
PB11	内部悬空	外部连接

表 1-5 两个版本的芯片差异管脚对比表

第2章 系统控制及操作特性

2.1 系统控制保护

2.1.1 概述

由于系统控制寄存器的访问操作会影响整个芯片的运行状态，为避免误操作导致芯片运行不正常，芯片提供系统设置保护寄存器。修改系统控制单元前，必须先关闭写保护，操作完成后应当重新使能写保护，使芯片安全运行。寄存器列表和基址参见：3.4.3 系统控制单元（SCU）寄存器列表。

2.1.2 特殊功能寄存器

系统设置保护寄存器（SCU_PROT）

偏移地址：00_H

复位值：00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															PROT

—	bit31-1	W	对 SCU_PROT<31:0>写 0x55AA6996 时，位 PROT 为 0； 写其它值时位 PROT 为 1
PROT	bit0	R/W	SCU 写保护位 0：写保护关闭 1：写保护使能

注 1：只有以字方式对 SCU_PROT 寄存器写入 0x55AA6996 才能关闭写保护，其他任何对 SCU_PROT 寄存器的写操作都将使能写保护功能。

注 2：SCU_PROT 保护的寄存器为 SCU_NMICON, SCU_PWRC, SCU_FAULTFLAG, SCU_FLASHWAIT, SCU_SOFTCFG, SCU_LVDCON, SCU_CCM, SCU_PLLLKCON, SCU_TIMEREN, SCU_TIMERDIS, SCU_SCLKEN0, SCU_SCLKEN1, SCU_PCLKEN, SCU_WAKEUPTIME, SCU_TBLREMAPEN。

2.2 系统电源

2.2.1 结构框图




图 2-1 系统电源结构框图

2.2.2 芯片供电电源

芯片供电电源为 VDD，与其对应的是芯片的参考地 VSS。

VDD 给 GPIO 端口、ADC 以及 LCDC 供电，内部 LDO 输出电压给数字逻辑、Flash、SRAM 等供电。

2.3 系统复位

2.3.1 概述

- ◇ 支持 POR 上电复位
- ◇ 支持 BOR 低电压监测复位
- ◇ 支持 MRSTN 外部端口复位
- ◇ 支持 WDT 看门狗计数溢出复位
- ◇ 支持 Cortex-M0 调试接口软件复位

2.3.2 结构框图




图 2-2 系统复位电路结构框图

注 1: 对 140ms 上电延时定时器，在 MRSTN 管脚复用为 GPIO 功能时，或当芯片发生 BOR 掉电复位后，该延时固定为使能，与配置位 CFG_PWRTEB 无关。

注 2: 芯片上电稳定后，在工作过程中，如果发生外部复位，WDT 计数溢出复位，或软件复位，则在复位条件撤除后，芯片会立即退出复位状态，恢复正常运行状态，与上图中的各定时器无关。

2.3.3 复位时序图

以下分别对芯片上电复位 POR，掉电复位 BOR，外部复位时序进行说明，时序图中的 RESET 信号，为芯片内部产生的复位信号，高电平有效。




图 2-3 上电复位时序示意图




图 2-4 掉电复位时序示意图




图 2-5 外部复位时序示意图

2.3.4 外部复位MRSTN参考




图 2-6 MRSTN 复位参考电路图 1

注 1: 采用 RC 复位, 其中 $47K\Omega \leq R1 \leq 100K\Omega$, 电容 $C1 = (0.1\mu F)$, $R2$ 为限流电阻, $0.1K\Omega \leq R2 \leq 1K\Omega$ 。

注 2: 当 MRSTN 用作外部复位管脚时, 芯片内部固定集成了约 45K 欧姆的上拉电阻, 可以省去上图中的电阻 R1。




图 2-7 MRSTN 复位参考电路图 2

注: 采用 PNP 三极管复位, 通过 R1 (2K Ω) 和 R2 (10K Ω) 分压作为基极输入, 发射极接 VDD, 集电极一路通过 R3 (20K Ω) 接地, 另一路通过 R4 (1K Ω) 和 C1 (0.1 μF) 接地, C1 另一端作为 MRSTN 输入。

2.3.5 特殊功能寄存器

复位寄存器 (SCU_PWRC)

偏移地址: 08H

复位值: 00000000_00000000_00000000_00000000 B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						CFG_RST	POR_L OST	SOFT_RSTF	MR_STF	WDTR_STF	BOR_F	PORRST_F	POR_RCF	POR_F	
—		bit31-9		—		—									
CFG_RST		bit8		R/W		配置字读取标志位 (内部测试用, 用户无需关心)									

			此位) 0: 无读取配置字发生 1: 读取配置字发生
POR_LOST	bit7	R/W	POR 丢失标志位 (内部测试用, 使用注意事项参见注 2) 0: 无 POR 丢失 1: 有 POR 丢失
SOFT_RSTF	bit6	R/W	软件复位标志位 0: 无软件复位 1: 有软件复位
MRSTF	bit5	R/W	MRSTN 复位标志位 0: 无 MRSTN 复位 1: 有 MRSTN 复位
WDTRSTF	bit4	R/W	WDT 复位标志位 0: 无 WDT 复位 1: 有 WDT 复位
BORF	bit3	R/W	BOR 掉电复位标志位 0: 无 BOR 复位 1: 有 BOR 复位
PORRSTF	bit2	R/W	PORRST 上电复位标志位 (内部测试用, 使用注意事项参见注 2) 0: 无 PORRST 复位 1: 有 PORRST 复位
PORRCF	bit1	R/W	PORRC 复位标志位 0: 无 PORRC 复位 1: 有 PORRC 复位
PORF	bit0	R/W	POR 复位标志位 (内部测试用, 用户无需关心此位) 0: 无 POR 复位 1: 有 POR 复位

注 1: 电源供电异常时, PORRCF 标志可能会失效。

注 2: 上电后用户必须先对 PORRSTF 作清零操作, 否则即使发生 bit3~bit6 对应的复位事件, 也无法置起 bit3~bit6 标志位。

注 3: 对 SCU_PWRC 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

2.4 低电压监测 (LVD)

2.4.1 概述

芯片内置 LVD 低电压监测模块, 可监测 VDD 电压。触发条件可选择掉电触发或上电触发, 触发后产生 LVD 中断标志, 当 LVD 中断使能开启时产生 LVD 中断请求。在浅睡眠和深睡眠模式下此中断可唤醒芯片。

2.4.2 特殊功能寄存器

低电压监测控制寄存器 (SCU_LVDCON)

偏移地址: 28_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LVDO	保留	IFS<2:0>			IE	IF	VS<3:0>			保留	FLTEN	EN			

—	bit31-16	—	—
LVDO	bit15	R	LVD 输出状态位 0: 被监测电压高于电压阈值 1: 被监测电压低于电压阈值
—	bit14-13	—	—
IFS<2:0>	bit12-10	R/W	LVD 中断标志产生模式选择位 000: LVDO 上升沿产生中断 001: LVDO 下降沿产生中断 010: LVDO 高电平产生中断 011: LVDO 低电平产生中断 1xx: LVDO 变化 (上升或下降沿) 产生中断
IE	bit9	R/W	LVD 中断使能位 0: 禁止 1: 使能
IF	bit8	R/W	LVD 中断标志位 0: 未发生 LVD 触发事件 1: 发生 LVD 触发事件 边沿模式产生中断标志时, 可以写 1 清除标志; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零。
VS<3:0>	bit7-4	R/W	LVD 触发电压 0000: 2.0V 0001: 2.1V 0010: 2.2V 0011: 2.4V 0100: 2.6V 0101: 2.8V 0110: 3.0V 0111: 3.6V 1000: 4.0V 1001: 4.6V 1010: 2.3V 1011, 1100, 1101, 1110, 1111: 保留
—	bit3-2	—	—

FLTEN	bit1	R/W	LVD 滤波使能位 0: 禁止 1: 使能
EN	bit0	R/W	LVD 使能位 0: 禁止 1: 使能

注 1: 对 SCU_LVDCON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: 对 LVD 滤波使能位 FLTEN, 需根据实际芯片的工作电源和环境, 及应用系统的具体要求进行设置, 当 LVD 滤波使能时, 会滤除短暂的电源电压抖动, 但也会降低 LVD 电路对电源波动的反应敏感度。

2.5 系统低功耗操作模式

2.5.1 概述

配置外设时钟控制寄存器 SCU_PCLKEN, 可分别关闭芯片各个外设功能模块电路的时钟, 使该部分电路功耗降到最低。

通过 WFI 指令, 可使芯片进入休眠状态, 配置 SCB_SCR 寄存器的 SLEEPDEEP 位, 可选择休眠状态为浅睡眠模式或深度睡眠模式。

芯片进入休眠状态后, 所有 I/O 端口将保持进入休眠前的状态。为了降低功耗, 所有 I/O 端口都应保持为高电平或低电平, 同时避免输入端口悬空而产生漏电流, 可通过弱上拉或弱下拉将悬空的输入端口固定为高电平或低电平。

芯片进入休眠状态后, 时钟工作状态参考下表:

时钟源	浅睡眠模式	深度睡眠模式
XTAL	工作 (若 XTAL_EN=1)	工作 (若 XTAL_EN=1 且 MOSC_EN=1)
HRC	工作 (若 HRC_EN=1)	工作 (若 HRC_EN=1 且 MOSC_EN=1)
LRC	工作	工作

表 2-1 低功耗模式时钟状态表

2.5.2 浅睡眠模式

在浅睡眠模式下, 芯片内核时钟停止, 指令停止运行。可通过复位或中断唤醒浅睡眠模式。

芯片进入浅睡眠模式的步骤如下:

- 1) 配置休眠状态选择位 SLEEPDEEP=0;
- 2) 运行等待中断 (WFI) 指令, 进入浅睡眠模式。

在浅睡眠模式下外设功能模块继续运行, 并可能产生中断使内核处理器恢复运行。浅睡眠模式下不访问存储器系统, 相关控制器和内部总线。

在浅睡眠模式下, 内核处理器的状态和寄存器, 外设寄存器和内部 SRAM 的值都会保持, 端口的逻辑电平也会保持睡眠前的状态。

2.5.3 深度睡眠模式

在深度睡眠模式下, 芯片内核时钟停止, 指令停止运行。可通过复位或中断唤醒深度睡眠模式。

芯片进入深度睡眠模式的步骤如下:

- ◆ 配置休眠状态选择位 SLEEPDEEP=1;
- ◆ 运行等待中断 (WFI) 指令, 进入深度睡眠模式。

在深度睡眠模式下, 外设时钟 PCLK 停止, 使用 PCLK 或其分频时钟作为时钟源的外设功能模块都停止工作, 其它使用内部低速时钟 LRC 或外部时钟 XTAL 作为时钟源的外设功能模块可正常工作。深度睡眠模式下不访问存储器系统, 相关控制器和内部总线。

在深度睡眠模式下，内核处理器的状态和寄存器，外设寄存器和内部 SRAM 的值都会保持，端口的逻辑电平也会保持深度睡眠前的状态。

在进入深度睡眠模式前，通过系统唤醒时间控制寄存器（SCU_WAKEUPTIME）的深度睡眠模式时钟控制位（MOSC_EN）来选择主晶振 XTAL、PLL、HRC 和时钟滤波器 CLKFLT 等时钟模块是否关闭。选择时钟模块关闭时（即 MOSC_EN=0），可降低深度睡眠模式下系统的功耗，但同时也增大了唤醒时所需要的时间。

2.5.4 睡眠模式的唤醒

芯片可通过以下事件从睡眠状态唤醒，并执行下一条指令或进入中断处理程序。如果是中断唤醒且该中断已使能，则唤醒后立即进入中断处理程序。

- ◇ 浅睡眠模式唤醒：
 - 所有中断均可以唤醒浅睡眠模式
 - 芯片复位唤醒浅睡眠模式
- ◇ 深度睡眠模式唤醒：
 - 外部端口中断 PINT 可以唤醒深度睡眠模式
 - 外部端口中断 KINT 可以唤醒深度睡眠模式
 - RTC 中断可以唤醒深度睡眠模式
 - LVD 中断可以唤醒深度睡眠模式
 - WDT 中断可以唤醒深度睡眠模式（工作于 LRC 时钟源）
 - ADC 中断可以唤醒深度睡眠模式（工作于 LRC 时钟源）
 - 芯片复位唤醒深度睡眠模式

2.5.5 睡眠模式的唤醒时间

芯片深度睡眠模式的唤醒时间，包括系统时钟稳定时间和内部 LDO 电压稳定时间，具体的唤醒时间，与系统时钟源和深度睡眠模式下是否使能系统时钟有关。

内部 HRC 时钟的起振稳定时间约为 40us，外部时钟 XTAL 16MHz 振荡器的起振稳定时间约为 5ms，外部 XTAL 32KHz 的起振稳定时间约为 1.2 秒。

内部 HRC 时钟的稳定时间可软件设置： $T_{pclk} * WAKEUPTIME$ （其中 T_{pclk} 为系统时钟周期，WAKEUPTIME 为唤醒时间控制位 $WAKEUPTIME <11:0>$ ），推荐 HRC 时钟的稳定时间需设置为大于 40us，否则芯片唤醒后有可能工作异常。

内部 LDO 电压稳定时间约为 15us，为提高深度睡眠模式唤醒后，芯片运行的可靠性，在进入深度睡眠模式前，需将系统时钟切换到内部 HRC 时钟，并将系统时钟后分频设置为 1:64 或 1:128，在深度睡眠模式唤醒后，再通过软件重新切换回原系统时钟和后分频比设置。

例如使用内部 HRC 时钟作为系统时钟时：

时钟控制位 MOSC_EN=0 时，深度睡眠模式的唤醒时间最短约为 $15us + 40us = 55us$ ；

时钟控制位 MOSC_EN=1 时，深度睡眠模式的唤醒时间最短约为 15us（睡眠前系统时钟后分频为 1:64）。

浅睡眠模式无唤醒时间，与 MOSC_EN 和 WAKEUPTIME 的设置无关，有唤醒事件时，芯片立即被唤醒并开始执行程序。

2.5.6 FLASH存储器等待功能

FLASH 存储器的访问频率对芯片功耗影响较大，降低其访问频率，可降低芯片功耗。可以通过降低系统时钟频率来降低 FLASH 存储器的访问频率，但这同时也会降低芯片外设模块的工作速率。

芯片支持增加 FLASH 存储器等待时间的设置，在不降低系统时钟频率的前提下，降低 FLASH 存储器取指令或数据的频率，从而降低芯片整体功耗。同时 FLASH 存储器支持最高 24MHz 的访问频率，如果系统时钟的频率超过 24MHz，则也需要设置 FLASH 存储器等待时间，否则会导致 FLASH 访问错误。

配置 SCU_FLASHWAIT 寄存器的 ACCT<3:0>，可设定 FLASH 访问的等待时间。FLASH 访问的等待时间，与芯片支持的系统时钟最高频率的对应关系描述如下：

ACCT<3:0>=0 时，芯片系统时钟频率最高可为 24MHz；

ACCT<3:0>=1 时，芯片系统时钟频率最高可为 40MHz；

ACCT<3:0>=2~F 时，芯片系统时钟频率最高可为 48MHz。

如上所述，当芯片系统时钟选为 PLL 倍频时钟 32MHz 时，ACCT<3:0>不能为 0，即至少需要 2 个系统时钟周期才能成功访问 FLASH 存储器；当芯片系统时钟选为 PLL 倍频时钟 48MHz 时，ACCT<3:0>不能为 0 或 1，即至少需要 3 个系统时钟周期才能成功访问 FLASH 存储器。所以当系统时钟为 32MHz 或 48MHz 时，需要先设置 ACCT<3:0>，选择合适的 FLASH 读取时间，再将系统时钟切换到 32MHz 或 48MHz，否则会导致芯片指令运行错误。

2.5.7 特殊功能寄存器

FLASH 访问等待时间寄存器 (SCU_FLASHWAIT)

偏移地址：20H

复位值：00000000_00000000_00000000_00000010_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												ACCT<3:0>			

—	bit31-4	—	—
ACCT<3:0>	bit3-0	R/W	FLASH 读取访问等待时间设置位 0: 1T _{CLK} 完成 FLASH 读取 1: 2T _{CLK} 2: 3T _{CLK} ... F: 16T _{CLK}

注 1：对 SCU_FLASHWAIT 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

注 2：TCLK 时钟周期与芯片系统时钟周期相同。

2.6 系统时钟

2.6.1 概述

芯片系统有四个可选时钟源。

- ◇ 外部时钟源支持两种模式，即高速模式 HS 和 XT（又称为 HOSC，1~20MHz）和低速模式 LP（又称为 LOOSC，32KHz）。支持 2 组外部晶振管脚可选择。
- ◇ 内部高频 RC 时钟源 HRC，支持 16MHz 时钟频率。
- ◇ 内部低频 RC 时钟源 LRC，支持约 32KHz 时钟频率。
- ◇ 内部集成锁相环电路 PLL，其时钟源输入频率支持 32KHz 或 4MHz（输入时钟源为 HRC 时，芯片自动 4 分频获取 4MHz），PLL 输出时钟频率支持 32MHz 或 48MHz。
- ◇ 系统时钟支持 1~128 分频。
- ◇ 支持 2 组 IO 端口可输出系统时钟频率。
- ◇ 外部时钟停振检测，支持停振后自动切换至 LRC 时钟并产生中断。
- ◇ PLL 失锁检测，支持 PLL 失锁后自动切换至使用 PLL 前的时钟源并产生中断。
- ◇ 支持系统时钟滤波，提高系统工作稳定性。

芯片系统时钟源的选择方式，见如下描述：

1) 系统时钟为外部时钟源 XTAL：在编程界面中设置配置字，选择晶振管脚，选择高速 HS/XT 模式或低速 LP 模式；在程序软件中设置 SCU_SCLKEN0 寄存器的 CLK_SEL=2，设置 SCU_SCLKEN1 寄存器的 XTAL_EN=1，选择并使能外部振荡器时钟；设置 SCU_SCLKEN1 寄存器的 PLL_EN=0。

2) 系统时钟为内部时钟源 HRC 16MHz：在编程界面中设置配置字，选择内部时钟 16MHz；在程序软件中设置 SCU_SCLKEN0 寄存器的 CLK_SEL=0；设置 SCU_SCLKEN1 寄存器的 PLL_EN=0。

3) 系统时钟为内部时钟源 LRC 32KHz：设置 SCU_SCLKEN0 寄存器的 CLK_SEL=1；设置 SCU_SCLKEN1 寄存器的 PLL_EN=0。

4) 系统时钟为内部时钟源 PLL 倍频时钟：设置 SCU_SCLKEN0 寄存器的 CLK_SEL=0；设置 SCU_SCLKEN1 寄存器的 PLL_REF_SEL，选择 PLL 输入时钟源，设置 PLL_48M_SEL，选择 PLL 输出时钟频率，设置 PLL_EN=1。

2.6.2 结构框图




图 2-8 系统时钟电路结构框图

2.6.3 功能说明

2.6.3.1 外部时钟XTAL

外部振荡器可通过 PB8、PB9 或 PB10、PB11 其中一组端口串接晶振工作，可在编程界面中设置芯片配置字进行选择。只要外部振荡器模块使能后 (XTAL_EN=1)，对应的 IO 端口即被用作模拟端口，禁止其数字输入输出功能。

外部时钟源支持两种模式，即高速模式 HS/XT (又称为 HOSC，频率范围为 1~20MHz) 和低速模式 LP (又称为 LOSC，频率约为 32KHz)。可在编程界面中设置芯片配置字进行选择，工作在低速模式时，建议使用 32.768KHz 晶振，工作在高速模式 HS 时，建议使用 5~20MHz 晶振，工作在高速模式 XT 时，建议使用 1~4MHz 晶振。

当使用外部振荡器时，需外接匹配电容。XTAL 振荡器电路示意图如下：




图 2-9 XTAL 振荡器电路结构示意图

注 1: 电阻 RS 为可选配置。

注 2: C1 和 C2 为晶振匹配电容, 根据所使用的晶振, 电容参考取值范围为 10~20pF, 建议 1~20MHz 晶振匹配 15pf 电容, 32.768KHz 晶振匹配 12pf 电容, 具体电容值需根据外接晶振的参数需求确定。

芯片上电后系统时钟默认为内部高速时钟 HRC, 需软件配置方可使用外部时钟 XTAL。详情可参考外部时钟操作例程。当 MOSC_EN=0, 芯片进入深度睡眠模式时, XTAL 时钟振荡器会自动关闭, 被唤醒后, XTAL 时钟振荡器会自动打开; 当 MOSC_EN=1, 芯片进入深度睡眠模式时, XTAL 时钟振荡器不会关闭。

当系统时钟选择为外部时钟 XTAL, 在芯片正常工作时, 不建议关闭 XTAL 时钟振荡器 (XTAL_EN=0), 否则系统时钟会自动切换至内部低速 LRC 时钟。

可通过寄存器位 XTAL_LP, 选择外部时钟振荡器的功耗模式, 该选择位仅在外部时钟处于低速 LP 模式时有效, 在软件检测到外部振荡器稳定后 (XTAL_RDY=1), 可以将振荡器设置为低功耗模式, 降低芯片振荡器电路功耗。当外部时钟为高速 HS 模式时, 振荡器电路会一直保持高功耗模式, 无法设置为低功耗模式。

2.6.3.2 内部高速时钟HRC

内部高速时钟 HRC 16MHz 频率。全温度范围内 HRC 频率精度为±2%。芯片上电后系统时钟默认为内部高速时钟 HRC, 可通过寄存器位 HRC_EN 关闭。

当系统时钟选择为内部高速时钟 HRC 时, 不建议关闭 HRC 时钟 (HRC_EN=0), 否则系统时钟会自动切换至内部低速 LRC 时钟。

在 HRC_EN=1 的情况下, 当 MOSC_EN=0, 芯片进入深度睡眠模式时, HRC 时钟会自动关断, 被唤醒后, HRC 时钟会自动使能; 当 MOSC_EN=1, 芯片进入深度睡眠模式时, HRC 时钟不会关闭。

2.6.3.3 内部低速时钟LRC

芯片支持内部低速时钟 LRC (频率约为 32KHz), 且无法关闭, 始终保持工作。全温度范围内, LRC 时钟频率精度为±40%。内部低速时钟可供芯片主系统、WDT、LCDC、LEDC、RTC 等模块使用。对于时钟频率精度要求高的模块不建议使用 LRC 作为时钟源。

2.6.3.4 锁相环PLL

PLL 时钟输入可选择 XTAL (32.768KHz、4MHz、8MHz、16MHz), HRC (16MHz), LRC (32KHz)。

PLL 模块工作时, 通过寄存器位 PLL_REF_SEL<2:0>选择其输入时钟源, 同时需对所选

用的 HRC, LRC 或 XTAL 时钟振荡器进行对应的正确设置;通过寄存器位 PLL_48M_SEL 选择 PLL 模块的倍频系数, 得到对应的时钟输出频率, 具体见下面的详细描述:

当 PLL_REF_SEL=0/1 时: 禁止设置。

当 PLL_REF_SEL=2 时: HRC 必须配置为 16MHz (通过芯片配置字进行配置), PLL 输入时钟源为 HRC 16MHz 的 4 分频。当 PLL_48M_SEL=0 时, PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 12 倍, PLL 输出时钟为 48MHz。

当 PLL_REF_SEL=3 时: PLL 输入时钟源为 LRC 32KHz。当 PLL_48M_SEL=0 时, PLL 倍频系数为 1024 倍, PLL 输出时钟为 32.768MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 1536 倍, PLL 输出时钟为 49.152MHz。

当 PLL_REF_SEL=4 时: XTAL 必须配置为 XT 模式, 外接 4MHz 振荡器, PLL 输入时钟源为 XTAL 4MHz 时钟。当 PLL_48M_SEL=0 时, PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 12 倍, PLL 输出时钟为 48MHz。

当 PLL_REF_SEL=5 时: XTAL 必须配置为 HS 模式, 外接 8MHz 振荡器, PLL 输入时钟源为 XTAL 8MHz 时钟的 2 分频。当 PLL_48M_SEL=0 时, PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 12 倍, PLL 输出时钟为 48MHz。

当 PLL_REF_SEL=6 时: XTAL 必须配置为 HS 模式, 外接 16MHz 振荡器, PLL 输入时钟源为 XTAL 16MHz 时钟的 4 分频。当 PLL_48M_SEL=0 时, PLL 倍频系数为 8 倍, PLL 输出时钟为 32MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 12 倍, PLL 输出时钟为 48MHz。

当 PLL_REF_SEL=7 时: XTAL 必须配置为 LP 模式, 外接 32.768KHz 振荡器, PLL 输入时钟源为 XTAL 32KHz 时钟。当 PLL_48M_SEL=0 时, PLL 倍频系数为 1024 倍, PLL 输出时钟为 32.768MHz。当 PLL_48M_SEL=1 时, PLL 倍频系数为 1536 倍, PLL 输出时钟为 49.152MHz。

对 PLL 模块, 必须等其所选择的输入时钟源稳定后, 才可以使能 PLL 工作 (PLL_EN=1), 详情可参考 PLL 操作例程。

在 PLL_EN=1 的情况下, 当 MOSC_EN=0, 芯片进入深度睡眠模式时, PLL 会自动关闭, 被唤醒后, PLL 会自动打开; 当 MOSC_EN=1, 芯片进入深度睡眠模式时, PLL 不会关闭。

PLL 模块支持锁频或失锁中断, 可通过寄存器位 LK_IFS<2:0>进行选择, 当 LK_IFS=0 或 2 时, PLL 锁频成功时产生中断, 当 LK_IFS=1 或 3 时, PLL 锁频失败时产生中断, 当 LK_IFS=4, 5, 6 或 7 时, PLL 锁频成功或失败时都可以产生中断。

PLL 模块工作时, 建议不旁路 PLL 锁频信号 (PLL_BYLOCK=0), 当 PLL 时钟失锁后, 系统会自动切换至非 PLL 的原始时钟源 (由 CLK_SEL 决定)。如果旁路 PLL 锁频信号 (PLL_BYLOCK=1), 当 PLL 时钟失锁后, 系统仍使用 PLL 时钟, 可能会导致芯片工作异常。

芯片支持 2 路 IO 端口输出时钟信号。其中 CLK00 端口支持高频时钟直接输出, CLK01

端口支持高频时钟 512 分频后输出。使用时需配置相应的端口复用选择寄存器 GPIO_PAFUNC/GPIO_PBFUNC，使能管脚的时钟输出功能。当使用高频时钟直接输出时，需使能管脚大电流驱动模式，以免输出时钟波形严重失真。

2.6.3.5 外部时钟停振检测CCM

外部时钟停振检测模块使能必须同时满足以下条件：

- 1) SCU_CCM 寄存器的外部时钟停振检测软件使能位 EN=1。缺省为使能。
- 2) 时钟源必须选择为外部时钟，即 SCU_SCLKEN0 寄存器的 CLK_SEL=2。例如：当 PLL 时钟源输入使用的是外部时钟，但是以上 2 个条件有任何一个不满足时，外部时钟停振检测模块不工作。

外部时钟停振检测开始工作后，当检测到外部时钟停振时，系统时钟会自动切换至 LRC 时钟，同时会置起中断标志位。但需注意，当 MOSC_EN=0 时，因芯片进入深度睡眠模式关闭外部时钟源导致外部时钟停振的情况不会产生时钟停振中断标志位。当芯片进入停振中断后，需立即操作 CLK_SEL 把系统时钟切换至 LRC 或 HRC，同时关闭外部时钟振荡器 (XTAL_EN=0)；如果使用 PLL，则还需要关闭 PLL 模块 (PLL_MUX=0, PLL_EN=0)。当外部时钟停振问题解决后，必须再次通过软件配置使能外部时钟。详情参见以下外部时钟停振检测中断服务例程。

外部时钟停振检测中断服务例程

```
INT_CCM PROC
PUSH {LR}
LDR    R0, =SCU_SCLKEN0
LDR    R1, [R0]
LDR    R2, =0xFFFFFFFF ; 系统时钟切换至 LRC
ADDS  R1, R1, R2

LDR    R0, =SCU_SCLKEN1
LDR    R1, [R0]
LDR    R2, =0xFFFFFFF0 ; 关闭外部时钟振荡器
ADDS  R1, R1, R2

...
```

2.6.3.6 时钟滤波CLKFLT

芯片支持系统时钟分频前滤波。

系统时钟滤波使能操作时，必须先设置 SCU_WAKEUPTIME 寄存器的 CLKFLT_EN 位为 1 以使能系统时钟滤波器，然后设置 SCU_SCLKEN0 寄存器的 CLKFLT_BY#8'h55 以选用经滤波的系统时钟。

当需要关闭时钟滤波时，必须先旁路 CLKFLT，即设置 CLKFLT_BY=8'h55，然后再设置 CLKFLT_EN=0 来关闭时钟滤波器。详情可见时钟滤波例程。

在 CLKFLT_EN=1 的情况下，当 MOSC_EN=0，芯片进入深度睡眠模式时，CLKFLT 会自动关断，而当深度睡眠唤醒后，CLKFLT 会自动打开；当 MOSC_EN=1，芯片进入深度睡眠模式时，CLKFLT 不会关断。

为保证系统工作可靠性，除深度睡眠模式外，不建议关闭 CLKFLT。

2.6.3.7 睡眠模式系统状态

在睡眠模式下，芯片内核处理器的状态和寄存器，外设寄存器和内部 SRAM 的值都会保持，端口的逻辑电平也会保持睡眠前的状态。

2.6.3.8 浅睡眠模式

在浅睡眠模式下，芯片内核时钟停止工作，外设时钟 PCLK 正常运行，芯片时钟源正常工作。

2.6.3.9 深度睡眠模式

在深度睡眠模式下，芯片内核时钟停止工作，外设时钟 PCLK 停止运行。

- 1) MOSC_EN=0 时：除 LRC 时钟源正常运行外，XTAL、HRC、PLL 和 CLKFLT 模块全部关断。外设模块只有选择使用 LRC 作为时钟源的能正常工作，其它全部停止工作（异步唤醒功能正常工作）。当芯片唤醒后，XTAL、HRC、PLL、CLKFLT 自动恢复到睡眠前的状态。
- 2) MOSC_EN=1 时：时钟源正常运行，PLL 模块、CLKFLT 正常工作。外设模块只有选择使用 LRC、XTAL 作为时钟源的能正常工作，其它使用 PCLK 或其分频时钟作为时钟源的全部停止工作（异步唤醒功能正常工作）。

2.6.3.10 特殊功能寄存器

系统时钟控制寄存器 0 (SCU_SCLKEN0)

偏移地址：40H

复位值：00000000_00000000_00000000_00000100_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留				CLKOUT1_SEL<1:0>		CLKOUT0_SEL<1:0>		CLKFLT_BY<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	SYSCLK_DIV		保留			PLL_MUX		保留			XTAL_LP		CLK_SEL<1:0>		

—	bit 31-28	—	—
CLKOUT1_SEL<1:0>	bit27-26	R/W	CLKO1 管脚输出选择位 00: 禁止时钟输出 01: 系统时钟输出（512 分频） 10: LRC 时钟输出 11: HRC 时钟输出（512 分频）
CLKOUT0_SEL<1:0>	bit 25-24	R/W	CLKO0 管脚输出选择位 00: 禁止时钟输出 01: 系统时钟输出 10: LRC 时钟输出 11: HRC 时钟输出
CLKFLT_BY<7:0>	bit 23-16	R/W	CLKFLT 旁路控制位 8'h55: CLKFLT 旁路

			其它：不旁路 CLKFLT CLKFLT 为系统时钟滤波器，为保证系统稳定性，不建议旁路 CLKFLT。
—	bit15	—	—
SYSCLK_DIV<2:0>	bit14-12.	R/W	系统时钟后分频选择位 000: 1:1 001: 1:2 010: 1:4 011: 1:8 100: 1:16 101: 1:32 110: 1:64 111: 1:128
—	bit11-9	—	—
PLL_MUX	bit8	R/W	系统时钟选择位 0: 使用原始时钟（由 CLK_SEL 选择的时钟） 1: 使用倍频时钟
—	bit7-3	—	—
XTAL_LP	bit2	—	外部 LP 时钟振荡器功耗模式选择位 0: 低功耗（需软件固定设置为 0） 1: 高功耗（仅供测试使用）
CLK_SEL<1:0>	bit1-0	R/W	原始时钟源选择位 00: HRC 时钟 16MHz 01: LRC 时钟 32KHz 10: XTAL 时钟（由配置位 CFG_OSCMD 设置为 HS, XT 或 LP 模式） 11: HRC 时钟 16MHz

注 1: 对 SCU_SCLKEN0 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

注 2: 当系统时钟选择为 PLL 倍频时钟 32MHz 或 48MHz 时，需要先设置 SCU_FLASHWAIT 寄存器的 ACCT<3:0>，选择合适的 FLASH 读取时间，再将系统时钟切换到 32MHz 或 48MHz，否则会导致芯片指令运行错误。具体参见“FLASH 存储器等待功能”章节的描述。

注 3: XTAL_LP 位需在 SCU_SCLKEN1 寄存器的 XTAL_EN 位置 1 使能后，方可写入。

系统时钟控制寄存器 1 (SCU_SCLKEN1)

偏移地址: 44_H

复位值: 00000000_00000010_00000000_00000010_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留													PLL_RDY	HRC_RDY	XTAL_RDY
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PLL_BYLOCK	PLL_EN	PLL_48M_SEL	PLL_REF_SEL<2:0>		保留							HRC_EN	XTAL_EN	

—	bit 31-19	—	—
PLL_RDY	bit18	R	PLL 时钟振荡模式稳定标志位 0: 不稳定 1: 稳定
HRC_RDY	bit17	R	内部高速时钟振荡模式稳定标志位 0: 不稳定 1: 稳定
XTAL_RDY	bit16	R	外部时钟振荡模式稳定标志位 0: 不稳定 1: 稳定 该标志位仅在寄存器位 XTAL_EN=1 时有效, 作为 XTAL 振荡器工作稳定的标志位
—	bit15-14	—	—
PLL_BYLOCK	bit13	R/W	PLL 锁频信号旁路控制位 0: 不旁路 1: 旁路
PLL_EN	bit12	R/W	PLL 倍频电路工作使能位 0: 禁止 1: 使能 (使能前需先确认 PLL_REF_SEL 所选择的时钟源是否稳定)
PLL_48M_SEL	bit11	R/W	PLL 输出时钟选择位 0: 输出约 32MHz 时钟 1: 输出约 48MHz 时钟
PLL_REF_SEL<2:0>	bit10-8	R/W	PLL 输入时钟源选择位 000: 禁止设置 001: 禁止设置 010: 内部 HRC 时钟 (约 16MHz) 011: 内部 LRC 时钟 (约 32KHz) 100: 外部 4MHz 时钟 101: 外部 8MHz 时钟 110: 外部 16MHz 时钟 111: 外部 32KHz 时钟
—	bit7-2	—	—
HRC_EN	bit1	R/W	内部高速时钟振荡电路使能位 0: 禁止

			1: 使能
XTAL_EN	bit0	R/W	外部时钟振荡电路使能位 0: 禁止 1: 使能

注 1: 对 SCU_SCLKEN1 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: 如果配置字 CFG_OSCMD 将外部 XTAL 时钟配置为 LP 模式, 则在软件设置 XTAL_EN=1 后, 再由软件设置寄存器 SCU_SCLKEN0 的位 XTAL_LP=0, 将 LP 时钟振荡器设置为低功耗模式。

注 3: 在时钟管脚无外接晶振或存在外部干扰的情况下, 外部时钟振荡稳定标志位 XTAL_RDY 可能会被误置 1。

外设时钟控制寄存器 (SCU_PCLKEN)

偏移地址: 48H

复位值: 00010011_00010011_00011111_11110111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	I2C0_EN	保留	保留	SPI1_EN	SPI0_EN	保留	保留	保留	保留	EUART0_EN	保留	保留	UART1_EN	UART0_EN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	T32N0_EN	T16N3_EN	T16N2_EN	T16N1_N	T16N0_N	WDT_E_N	LCD_E_N	RTC_E_N	ADC_E_N	保留	IAP_E_N	GPIO_EN	SCU_EN		

—	bit 31-29	—	—
I2C0_EN	bit28	R/W	I2C0 时钟使能位 0: 禁止 1: 使能
—	bit 27-26	—	—
SPI1_EN	bit 25	R/W	SPI1 时钟使能位 0: 禁止 1: 使能
SPI0_EN	bit 24	R/W	SPI0 时钟使能位 0: 禁止 1: 使能
—	bit 23-21	—	—
EUART0_EN	bit 20	R/W	EUART0 时钟使能位 0: 禁止 1: 使能
—	bit 19-18	—	—
UART1_EN	bit 17	R/W	UART1 时钟使能位 0: 禁止 1: 使能
UART0_EN	bit 16	R/W	UART0 时钟使能位 0: 禁止 1: 使能
—	bit 15-13	—	—

T32N0_EN	bit 12	R/W	T32N0 时钟使能位 0: 禁止 1: 使能
T16N3_EN	bit 11	R/W	T16N3 时钟使能位 0: 禁止 1: 使能
T16N2_EN	bit 10	R/W	T16N2 时钟使能位 0: 禁止 1: 使能
T16N1_EN	bit 9	R/W	T16N1 时钟使能位 0: 禁止 1: 使能
T16N0_EN	bit 8	R/W	T16N0 时钟使能位 0: 禁止 1: 使能
WDT_EN	bit 7	R/W	WDT 时钟使能位 0: 禁止 1: 使能
LCD_EN	bit 6	R/W	LCDC 时钟使能位 0: 禁止 1: 使能
RTC_EN	bit 5	R/W	RTC 时钟使能位 0: 禁止 1: 使能
ADC_EN	bit 4	R/W	ADC 时钟使能位 0: 禁止 1: 使能
—	bit 3	—	—
IAP_EN	bit 2	R/W	FLASH_IAP 时钟使能位 0: 禁止 1: 使能
GPIO_EN	bit 1	R/W	GPIO 时钟使能位 0: 禁止 1: 使能
SCU_EN	bit 0	R/W	SCU 时钟使能位 0: 禁止 1: 使能

注 1: 对 SCU_PCLKEN 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: 使能某外设时钟之前需要先使能 SCU 时钟, 即 SCU_PCLKEN 寄存器 SCU_EN 位设置为 1。

以 WDT 时钟配置为例:

```
LDR R0, =SCU_PCLKEN
```

```
LDR R1, =0X00000001
```

STR R1, [R0] ; 首先使能 SCU 时钟
LDR R1, =0X00000081
STR R1, [R0] ; 使能 SCU 和 WDT 时钟

注 3: WDT 时钟使能位 WDT_EN=0 时, 对 WDT 模块的寄存器读写操作被禁止, 但 WDT 计数器仍保持工作状态, 看门狗定时器功能仍有效。

系统唤醒时间控制寄存器 (SCU_WAKEUPTIME)

偏移地址: 4C_H

复位值: 00000000_00000000_00110011_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留													LDOLP_VOSEL<2:0>		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
-	FLASHPW_PD	CLKFLT_EN	MOSC_EN	WAKEUPTIME<11:0>											

—	bit31-19	—	—
LDOLP_VOSEL<2:0>	bit18-16	W/R	在深度睡眠模式下, LDO 电压输出选择位 000: 1.5V 100: 1.4V (推荐使用该档位) 其它: 仅供测试使用, 请勿设置
—	bit15	—	—
FLASHPW_PD	bit14	W/R	睡眠模式下 FLASH 电源控制位 0: 开启 1: 关断 (仅供测试使用, 实际应用时禁止关断 FLASH 电源)
CLKFLT_EN	bit13	R/W	CLKFLT 系统时钟滤波器使能位 0: 禁止 1: 使能 CLKFLT 为系统时钟滤波器, 为保证系统稳定性, 在芯片正常工作时, 需保持使能, 在深度睡眠模式下, 可禁止 CLKFLT, 降低芯片功耗
MOSC_EN	bit12	R/W	深度睡眠模式时钟控制位 0: 深度睡眠模式下, 自动关闭 HRC、PLL、XTAL 和时钟滤波器 CLKFLT 1: 深度睡眠模式下, 使能 HRC、PLL、XTAL 和时钟滤波器 CLKFLT
WAKEUPTIME<11:0>	bit11-0	R/W	唤醒时间控制位 $T_{PCLK} * WAKEUPTIME$

注 1: 对 SCU_WAKEUPTIME 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: 对 LDOLP_VOSEL<2:0>寄存器位, 需软件在芯片初始化时固定设置为 100, 以降低深度睡眠模式下的芯片功耗。

注 3: 对 FLASHPW_PD 寄存器位, 需软件固定设置为 0, 禁止写 1, 否则可能会导致芯片工作异常。

注 4: 深度睡眠模式下, 当 MOSC_EN 为 1 时, HRC、PLL、XTAL 和时钟滤波器还必须各自的控制位 HRC_EN、

PLL_EN、XTAL_EN 和 CLKFLT_EN 为 1 时，才实际被使能。

注 5: 唤醒时间控制位 WAKEUPTIME<11:0>, 用于设定在深度睡眠模式下, 被关闭的 HRC、PLL 和 XTAL 时钟模块, 在芯片被唤醒后, 能够恢复稳定工作的等待时间, 通常保持为默认时间值, 具体根据芯片在应用系统中的实际工作状况进行调整; 如果在深度睡眠模式下, 上述各时钟模块仍保持使能, 则唤醒时间可以设置为 0。

外部时钟检测控制寄存器 (SCU_CCM)

偏移地址: 54_H

复位值: 00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															FLAG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							IF	IFS<2:0>			IE	保留		EN	

—	bit31-17	—	—
FLAG	bit16	R	CCM 外部时钟停振检测标志位 0: 晶振未停振 1: 晶振停振
—	bit15-9	—	—
IF	bit8	R/W	CCM 中断标志位 0: 未发生 CCM 触发事件 1: 发生 CCM 触发事件 边沿模式产生中断标志时, 可以写 1 清除标志; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零。
IFS<2:0>	bit7-5	R/W	CCM 中断标志产生模式选择位 000: CCM_FLAG 上升沿产生中断, 晶振停振 001: CCM_FLAG 下降沿产生中断, 晶振恢复振荡 010: CCM_FLAG 高电平产生中断, 晶振停振 011: CCM_FLAG 低电平产生中断, 晶振恢复振荡 1xx: CCM_FLAG 变化 (上升或下降沿) 产生中断
IE	bit 4	R/W	外部时钟停振中断使能位 0: 禁止 1: 使能
—	bit3-1	—	—
EN	bit0	R/W	外部时钟停振检测使能位 0: 禁止 1: 使能

注: 对 SCU_CCM 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

PLL 锁定中断控制寄存器 (SCU_PLLKCON)

偏移地址: 30_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															LK_FLAG
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							IF	保留	LK_IFS<2:0>			保留		IE	

—	bit31-17	—	—
LK_FLAG	bit16	R	PLL 锁定检测标志位 0: PLL 未锁定 1: PLL 锁定, 锁频成功
—	bit15-9	—	—
IF	bit8	R/W	PLL 中断标志位 0: 未发生 PLL 锁定标志触发事件 1: 发生 PLL 锁定标志触发事件 边沿模式产生中断标志时, 可以写 1 清除标志; 电平模式产生中断标志时, 该标志只读, 触发电平消失后, 中断标志自动清零。
—	bit7	—	—
LK_IFS<2:0>	bit6-4	R/W	PLL 锁定标志产生模式选择位 000: PLL 锁定标志上升沿产生中断, 锁频成功 001: PLL 锁定标志下降沿产生中断, 锁频失败 010: PLL 锁定标志高电平产生中断, 锁频成功 011: PLL 锁定标志低电平产生中断, 锁频失败 1xx: PLL 锁定标志变化 (上升或下降沿) 产生中断
—	bit3-1	—	—
IE	bit0	R/W	PLL 锁定中断使能位 0: 禁止 1: 使能

注 1: 对 SCU_PLLKCON 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

注 2: SCU_PLLKCON 寄存器中的标志位 LK_FLAG=1 或 SCU_SCLKEN1 寄存器中的标志位 PLL_RDY=1 时, 均表示 PLL 锁频成功并稳定。

2.6.4 系统时钟应用说明

以下操作都已关闭系统保护寄存器 SCU_PROT, 且使能了 SCU_PCLKEN 寄存器的 SCU 时钟使能位 SCU_EN。

2.6.4.1 外部时钟XTAL

使用外部时钟 XTAL:

SWITCH_XTAL PROC

PUSH {LR}

```

LDR    R0, =SCU_SCLKEN1
LDR    R1, [R0]
LDR    R2, =0X01
ORRS   R1, R1, R2
STR    R1, [R0]                ;使能 XTAL_EN
WAIT_XTAL_FLAG
LDR    R0, =SCU_SCLKEN1
LDR    R1, [R0]
LDR    R2, =0X010000
TST    R1, R2
BEQ    WAIT_XTAL_FLAG        ;等待 XTAL_RDY
    
```

;如果系统时钟为外部 LP 低速时钟，并工作在低功耗模式，则设置如下：

```

LDR    R0, =SCU_SCLKEN0
LDR    R1, =0X02
STRB   R1, [R0]                ;设置 LP 低速时钟为低功耗模式

POP    {PC}
ALIGN
LORG
ENDP
    
```

2.6.4.2 内部高速时钟HRC

使用内部高速时钟 HRC:

SWITCH_HRC PROC

```

PUSH   {LR}
LDR    R0, =SCU_SCLKEN1
LDR    R1, [R0]
LDR    R2, =0X02
ORRS   R1, R1, R2
STR    R1, [R0]                ;使能 HRC_EN
WAIT_HRC_FLAG
LDR    R0, =SCU_SCLKEN1
LDR    R1, [R0]
LDR    R2, =0X020000
TST    R1, R2
BEQ    WAIT_HRC_FLAG        ;等待 HRC_RDY

LDR    R0, =SCU_SCLKEN0
LDRB   R1, [R0]
LDR    R2, =0XFC
ANDS   R1, R1, R2
STRB   R1, [R0]                ;系统时钟选用 HRC
POP    {PC}
    
```

ALIGN
LORG
ENDP

2.6.4.3 内部低速时钟LRC

使用内部低速时钟 LRC:

SWITCH_LRC PROC

```

PUSH    {LR}
LDR     R0, =SCU_SCLKEN0
LDRB   R1, [R0]
LDR     R2, =0XFC
ANDS   R1, R1, R2
LDR     R2, =0X01
ORRS   R1, R1, R2
STRB   R1, [R0]           ;系统时钟选用 LRC
POP     {PC}
ALIGN
LORG
ENDP
    
```

2.6.4.4 锁相环PLL

使用 PLL 前必须先使能 PLL 输入源时钟使能位，且等待输入时钟源稳定。

以 PLL 输入时钟选择为外部 16MHz 时钟，输出时钟为 48MHz 为例：

SWITCH_XTAL16M_PLL48M PROC

```

PUSH    {LR}
LDR     R0, =SCU_SCLKEN1
LDR     R1, [R0]
LDR     R2, =0X01
ORRS   R1, R1, R2
STR     R1, [R0]
        ;使能 XTAL_EN，注意外接振荡器必须是 16MHz。
    
```

WAIT_XTAL_FLAG

```

LDR     R0, =SCU_SCLKEN1
LDR     R1, [R0]
LDR     R2, =0X010000
TST     R1, R2
BEQ     WAIT_XTAL_FLAG     ;等待 XTAL_RDY
LDR     R0, =SCU_SCLKEN1
LDR     R1, =0X1E           ;配置 PLL 输入时钟选择
STRB   R1, [R0, #0X01]     ;PLL 锁频信号不旁路，使能 PLL 模块
WAIT_PLL_FLAG
LDR     R0, =SCU_SCLKEN1
LDR     R1, [R0]
    
```

```

LDR    R2, =0X040000
TST    R1, R2
BEQ    WAIT_PLL_FLAG           ;等待 PLL_RDY
LDR    R0, =SCU_SCLKEN0
LDR    R1, [R0]
LDR    R2, =0X0100
ORRS   R1, R1, R2
STR    R1, [R0]                 ;系统时钟选用 PLL 倍频时钟
POP    {PC}
ALIGN
LORG
ENDP
    
```

关闭 PLL:

POWER_OFF_PLL PROC

```

PUSH   {LR}
LDR    R0, =SCU_SCLKEN0
LDRB   R1, [R0, #0X01]
LDR    R2, =0XFE
ANDS   R1, R1, R2
STRB   R1, [R0, #0X01]         ;系统时钟选用原始时钟
LDR    R0, =SCU_SCLKEN1
LDRB   R1, [R0, #0X01]
LDR    R2, =0X0F
ANDS   R1, R1, R2
STRB   R1, [R0, #0X01]         ;关断 PLL 模块
POP    {PC}
ALIGN
LORG
ENDP
    
```

2.6.4.5 时钟滤波CLKFLT

使用 CLKFLT:

POWER_ON_CFT PROC

```

PUSH   {LR}
LDR    R0, =SCU_WAKEUPTIME
LDRB   R1, [R0, #0X01]
LDR    R2, =0X02
ORRS   R1, R1, R2
STRB   R1, [R0, #0X01]         ;使能 CLKFLT_EN
LDR    R0, =SCU_SCLKEN0
LDRB   R1, =0X55
STRB   R1, [R0, #0X02]         ;系统时钟选用滤波后时钟
    
```

```
POP    {PC}
ALIGN
LORG
ENDP
关闭 CLKFLT:
```

POWER_OFF_CFT PROC

```
PUSH    {LR}
LDR     R0, =SCU_SCLKEN0
LDRB   R1, =0X00
STRB   R1, [R0, #0X02]           ;系统时钟选用滤波前时钟
LDR     R0, =SCU_WAKEUPTIME
LDRB   R1, [R0, #0X01]
LDR     R2, =0XFD
ANDS   R1, R1, R2
STRB   R1, [R0, #0X01]         ;关闭 CLKFLT_EN
POP     {PC}
ALIGN
LORG
ENDP
```

2.7 中断和异常处理

2.7.1 中断和异常

Cortex-M0 内核支持嵌套向量中断控制器 NVIC(Nested Vectored Interrupt Controller)，具体功能如下：

- ◇ 支持中断嵌套
- ◇ 支持中断向量
- ◇ 支持中断优先级动态调整
- ◇ 支持中断可屏蔽

对 Cortex-M0 内核来说，打断程序正常执行流程的事件均称之为异常，中断也是其中一种异常。为便于理解，本文档将内核的中断等事件称为异常，将外设模块的中断称为中断。

异常/中断优先级操作说明：

操作类型	描述
抢占	产生条件：ISR 或线程正在执行时，出现新的优先级更高的异常/中断。 操作结果：如果当前处于线程状态，则产生异常/中断挂起中断；如果当前处于 ISR 状态，则产生中断嵌套，处理器自动保存工作状态并压栈。
末尾连锁	产生条件：当前 ISR 执行结束，正在返回时，出现新的优先级更高的异常/中断。 操作结果：跳过出栈操作，处理新的异常/中断。
返回	产生条件：当前 ISR 执行结束，正在返回时，没有出现新的优先级更高的异常/中断。 操作结果：执行出栈操作，并将处理器状态恢复为进入 ISR 之前的状态。
迟来	产生条件：当前 ISR 执行开始，正在保存时，出现新的优先级更高的异常/中断。 操作结果：处理器转去处理优先级更高的异常/中断。

表 2-2 异常/中断优先级操作类型说明说明表

注 1：ISR – Interrupt Service Routine，中断服务程序。

异常/中断优先级：

编号	类型	优先级	简介
0	N/A	N/A	没有异常在运行
1	复位	-3 (最高)	复位
2	NMI	-2	不可屏蔽中断 (来自外设 NMI 中断输入)
3	Hard Fault	-1	所有被禁用的 Fault，都将升级为 Hard Fault
4~10	保留	NA	—
11	SVC	可编程控制	系统服务调用
12~13	保留	NA	—
14	PendSV	可编程控制	为系统设备而设的“可悬挂请求”
15	SysTick	可编程控制	系统定时计数器
16	IRQ0	可编程控制	外设中断 0
17	IRQ1	可编程控制	外设中断 1
...
47	IRQ31	可编程控制	外设中断 31

表 2-3 异常/中断优先级列表

Cortex-M0 支持如下异常/中断:

NMI 中断、Hard Fault 异常、SVC 异常、PendSV 异常、SysTick 异常和 32 个外设中断请求 IRQ0~IRQ31。

其中 Hard Fault 异常、SVC 异常、PendSV 异常、SysTick 异常为 Cortex-M0 内核异常源，只受 Cortex-M0 内核控制，而 NMI 中断与 32 个 IRQ 可由芯片配置控制。

虽然 Cortex-M0 对 NMI 不支持中断使能位，但为了防止芯片上电初始化完成前，误产生 NMI 中断源，而误进中断，芯片提供了 NMI 使能位 NMIEN，可在 NMI 中断源配置完成后，再设置 NMIEN=1。

对于 32 个 IRQ，Cortex-M0 内核提供 32 个 IRQ 使能位，可对每个中断请求独立控制。配置 NVIC_ISER 和 NVIC_ICER 中断控制寄存器可使能或禁止 IRQ。

配置 NVIC_PR0~NVIC_PR7 优先级控制寄存器，可设置 IRQ0~IRQ31 的中断优先级。如果同时产生多个 IRQ 请求，则最先响应优先级最高的 IRQ；如果同时产生多个相同最高优先级的 IRQ 请求，则按照中断向量分配表，最先响应向量表编号最低的 IRQ，即如果同时产生中断优先级相同的 IRQ0 与 IRQ1，则先响应 IRQ0。

2.7.2 中断和异常向量的分配

编号	类型	功能	说明
0~15	异常	—	Cortex-M0 内核异常，包括 NMI 不可屏蔽中断
16	IRQ0	PINT0 中断	外部端口中断 0
17	IRQ1	PINT1 中断	外部端口中断 1
18	IRQ2	PINT2 中断	外部端口中断 2
19	IRQ3	PINT3 中断	外部端口中断 3
20	IRQ4	PINT4 中断	外部端口中断 4
21	IRQ5	PINT5 中断	外部端口中断 5
22	IRQ6	PINT6 中断	外部端口中断 6
23	IRQ7	PINT7 中断	外部端口中断 7
24	IRQ8	T16N0 中断	16 位定时器/计数器 0 中断
25	IRQ9	T16N1 中断	16 位定时器/计数器 1 中断
26	IRQ10	T16N2 中断	16 位定时器/计数器 2 中断
27	IRQ11	T16N3 中断	16 位定时器/计数器 3 中断
28	IRQ12	T32N0 中断	32 位定时器/计数器 0 中断
29	IRQ13	Reserved	预留
30	IRQ14	Reserved	预留
31	IRQ15	Reserved	预留
32	IRQ16	WDT 中断	看门狗中断
33	IRQ17	RTC 中断	实时时钟中断
34	IRQ18	KINT 中断	外部按键输入中断
35	IRQ19	ADC 中断	模数转换中断
36	IRQ20	Reserved	预留
37	IRQ21	LVD 中断	低电压检测中断

编号	类型	功能	说明
38	IRQ22	PLLLK 中断	PLL 失锁中断
39	IRQ23	UART0 中断	UART0 中断
40	IRQ24	UART1 中断	UART1 中断
41	IRQ25	EUART0 中断	EUART0 中断
42	IRQ26	Reserved	预留
43	IRQ27	SPI0 中断	SPI0 中断
44	IRQ28	SPI1 中断	SPI1 中断
45	IRQ29	I2C0 中断	I2C0 中断
46	IRQ30	Reserved	预留
47	IRQ31	CCM 中断	外部振荡器停振检测中断

表 2-4 IRQ 分配列表

2.7.3 中断向量的重映射

Cortex-M0 内核本身并不支持中断向量的重映射，在 HW2181B 中有两个特殊功能寄存器“中断向量表重映射使能寄存器”和“中断向量表偏移寄存器”，可以支持中断向量的重映射。具体的使用方式可参考 Flash 自编程（IAP）相关章节的描述。

2.7.4 特殊功能寄存器

不可屏蔽中断控制寄存器（SCU_NMICON）

偏移地址：04_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留											NMICS<4:0>			NMIEN	

—	bit31-6	—	—
NMICS<4:0>	bit5-1	R/W	NMI 不可屏蔽中断选择位 00000: IRQ0 00001: IRQ1 ... 11111: IRQ31
NMIEN	bit0	R/W	NMI 不可屏蔽中断使能位 0: 禁止 1: 使能

注：对 SCU_NMICON 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

中断向量表重映射使能寄存器 (SCU_TBLREMAPEN)

偏移地址: 60_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															EN

—	bit31-1	—	—
EN	bit0	R/W	<p>中断向量表重映射使能</p> <p>0: 中断向量表位于 Flash Memory 的“0”地址开始的一段空间（默认状态）；目前共支持 48 个向量，因此，这段空间的大小为 192 字节；</p> <p>1: 中断向量表位于“中断向量表偏移寄存器”指定的地址开始的 192 字节空间。</p>

注：对 SCU_TBLREMAPEN 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

中断向量表偏移寄存器 (SCU_TBLOFF)

偏移地址: 64_H

复位值: 00100000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBLOFF<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBLOFF<15:8>								TBLOFF<7:0>							

TBLOFF<31:0>	bit31-0	R/W	<p>中断向量表偏移地址</p> <p>该寄存器存放重映射后的中断向量表所在的起始地址，“中断向量表重映射使能寄存器”为“1”时有效。</p> <p>高 24 位 TBLOFF<31:8>可读可写，但低 8 位 TBLOFF<7:0>只读，不可写，且读取时返回全零。</p>
--------------	---------	-----	--

注：该地址为起始地址是有要求的：必须先求出系统中共有多少个向量，再把这个数字向上增大到是 2 的整次幂，而起始地址必须对齐到后者的边界上。如果一共有 32 个中断，则共有 32+16（系统异常）=48 个向量，向上增大到 2 的整次幂后值为 64，因此地址值必须能被 64×4=256 整除，从而合法的起始地址可以是：0x000，0x100，0x200 等。

硬件错误标志寄存器 (SCU_FAULTFLAG)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													FLAG2	FLAG1	FLAG0

—	bit31-3	—	—
FLAG2	bit2	R/W	硬件错误 2 标志位 0: 未发生在异常区域进行写入操作 1: 发生在异常区域进行写入操作 (硬件自动置 1, 软件写 1 清除)
FLAG1	bit1	R/W	硬件错误 1 标志位 0: 未发生在异常区域进行取指操作 1: 发生在异常区域进行取指操作 (硬件自动置 1, 软件写 1 清除)
FLAG0	bit0	R/W	硬件错误 0 标志位 0: 未发生读指令代码为空 1: 发生读指令代码为空 (硬件自动置 1, 软件写 1 清除)

注 1: 读指令代码为空表示 Cortex-M0 内核读 Flash 程序存储器的指令时, 读到的值为 FFFFFFFF_H。

注 2: 清除硬件错误标志位时, 需要设置 SCU_PROT 寄存器, 关闭写保护。

以下 NVIC 寄存器列表及基址参见: 3.5.2 中断控制器 (NVIC) 寄存器列表

IRQ0~31 置中断请求使能寄存器 (NVIC_ISER)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
SETENA<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SETENA<15:0>															


SETENA<31:0>	bit31-0	R/W	IRQx 使能位 0: 中断禁止 1: 中断使能 软件写 1 使能中断请求, 写 0 无效
--------------	---------	-----	---

注: 对 NVIC_ISER 寄存器中的各 IRQx 使能位, 写 0 无效, 写 1 才使能中断请求; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止。

IRQ0~31 清中断请求使能寄存器 (NVIC_ICER)

偏移地址: 80_H

复位值: 00000000_00000000_00000000_00000000_B




CLRENA<31:0>	bit31-0	R/W	IRQx 禁止位 0: 中断禁止 1: 中断使能 软件写 1 禁止中断请求, 写 0 无效
--------------	---------	-----	---

注: 对 NVIC_ICER 寄存器中的各 IRQx 禁止位, 写 0 无效, 写 1 才禁止中断请求; 读操作时, 实际是读取 IRQx 中断使能的状态, 读取的值为 1 表示中断使能, 为 0 表示中断禁止。

IRQ0~31 置中断挂起寄存器 (NVIC_ISPR)

偏移地址: 100_H

复位值: 00000000_00000000_00000000_00000000_B




SETPEND<31:0>	bit31-0	R/W	置 IRQx 挂起位 0: 中断未挂起 1: 中断挂起 软件写 1 挂起中断, 写 0 无效
---------------	---------	-----	--

注: 对 NVIC_ISPR 寄存器中的各 IRQx 挂起位, 写 0 无效, 写 1 才挂起中断; 读操作时, 实际是读取 IRQx 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起。

IRQ0~31 清中断挂起寄存器 (NVIC_ICPR)

偏移地址: 180_H

复位值: 00000000_00000000_00000000_00000000_B



CLRPEND<31:0>	bit31-0	R/W	清 IRQx 挂起位 0: 中断未挂起 1: 中断挂起 软件写 1 清除中断挂起, 写 0 无效
---------------	---------	-----	--

注: 对 NVIC_ICPR 寄存器中的各 IRQx 清挂起位, 写 0 无效, 写 1 才清除中断挂起; 读操作时, 实际是读取 IRQx 中断挂起的状态, 读取的值为 1 表示中断挂起, 为 0 表示中断未挂起。

IRQ0~3 优先级控制寄存器 (NVIC_PR0)

偏移地址: 300_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_3<1:0>		保留						PRI_2<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_1<1:0>		保留						PRI_0<1:0>		保留					

PRI_3<1:0>	bit31-30	R/W	IRQ3 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_2<1:0>	bit23-22	R/W	IRQ2 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_1<1:0>	bit15-14	R/W	IRQ1 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_0<1:0>	bit7-6	R/W	IRQ0 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ4~7 优先级控制寄存器 (NVIC_PR1)

偏移地址: 304_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_7<1:0>		保留						PRI_6<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_5<1:0>		保留						PRI_4<1:0>		保留					

PRI_7<1:0>	bit31-30	R/W	IRQ7 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_6<1:0>	bit23-22	R/W	IRQ6 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_5<1:0>	bit15-14	R/W	IRQ5 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_4<1:0>	bit7-6	R/W	IRQ4 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ8~11 优先级控制寄存器 (NVIC_PR2)

偏移地址: 308_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_11<1:0>	保留						PRI_10<1:0>	保留							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_9<1:0>	保留						PRI_8<1:0>	保留							

PRI_11<1:0>	bit31-30	R/W	IRQ11 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_10<1:0>	bit23-22	R/W	IRQ10 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_9<1:0>	bit15-14	R/W	IRQ9 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_8<1:0>	bit7-6	R/W	IRQ8 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ12~15 优先级控制寄存器 (NVIC_PR3)

偏移地址: 30C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_15<1:0>		保留						PRI_14<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_13<1:0>		保留						PRI_12<1:0>		保留					

PRI_15<1:0>	bit31-30	R/W	IRQ15 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_14<1:0>	bit23-22	R/W	IRQ14 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_13<1:0>	bit15-14	R/W	IRQ13 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_12<1:0>	bit7-6	R/W	IRQ12 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ16~19 优先级控制寄存器 (NVIC_PR4)

偏移地址: 310_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_19<1:0>		保留						PRI_18<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_17<1:0>		保留						PRI_16<1:0>		保留					

PRI_19<1:0>	bit31-30	R/W	IRQ19 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_18<1:0>	bit23-22	R/W	IRQ18 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—

PRI_17<1:0>	bit15-14	R/W	IRQ17 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_16<1:0>	bit7-6	R/W	IRQ16 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ20~23 优先级控制寄存器 (NVIC_PR5)

偏移地址: 314_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_23<1:0>		保留						PRI_22<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_21<1:0>		保留						PRI_20<1:0>		保留					
PRI_23<1:0>	bit31-30	R/W	IRQ23 优先级设置位 00: 最高优先级 11: 最低优先级												
—	bit29-24	—	—												
PRI_22<1:0>	bit23-22	R/W	IRQ22 优先级设置位 00: 最高优先级 11: 最低优先级												
—	bit21-16	—	—												
PRI_21<1:0>	bit15-14	R/W	IRQ21 优先级设置位 00: 最高优先级 11: 最低优先级												
—	bit13-8	—	—												
PRI_20<1:0>	bit7-6	R/W	IRQ20 优先级设置位 00: 最高优先级 11: 最低优先级												
—	bit5-0	—	—												

IRQ24~27 优先级控制寄存器 (NVIC_PR6)

偏移地址: 318_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_27<1:0>		保留						PRI_26<1:0>		保留					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_25<1:0>		保留						PRI_24<1:0>		保留					

PRI_27<1:0>	bit31-30	R/W	IRQ27 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_26<1:0>	bit23-22	R/W	IRQ26 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_25<1:0>	bit15-14	R/W	IRQ25 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_24<1:0>	bit7-6	R/W	IRQ24 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

IRQ28~31 优先级控制寄存器 (NVIC_PR7)

偏移地址: 31C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PRI_31<1:0>	保留						PRI_30<1:0>	保留							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PRI_29<1:0>	保留						PRI_28<1:0>	保留							

PRI_31<1:0>	bit31-30	R/W	IRQ31 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit29-24	—	—
PRI_30<1:0>	bit23-22	R/W	IRQ30 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit21-16	—	—
PRI_29<1:0>	bit15-14	R/W	IRQ29 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit13-8	—	—
PRI_28<1:0>	bit7-6	R/W	IRQ28 优先级设置位 00: 最高优先级 11: 最低优先级
—	bit5-0	—	—

2.8 系统控制块 (SCB)

2.8.1 概述

系统控制块提供芯片内核系统实现的状态信息，并对内核系统工作进行控制。

SCB 寄存器列表和基址参见：3.5.3 系统控制块 (SCB) 寄存器列表

2.8.2 特殊功能寄存器

SCB_CPUID 寄存器 (SCB_CPUID)

偏移地址：00_H

复位值：01000001_00001100_11000010_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
IMPLEMENTER<7:0>								VARIANT<3:0>				CONSTANT<3:0>			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PARTNO<11:0>												REVISION<3:0>			

IMPLEMENTER<7:0>	bit31-24	R	处理器实现者编号 0x41, ARM
VARIANT<3:0>	bit23-20	R	主版本号 R=0x0, 作为 rnpn 版本编号格式中的主要编号
CONSTANT<3:0>	bit19-16	R	处理器构架 0xC, ARMv6-M
PARTNO<11:0>	bit15-4	R	处理器分类号 0xC20, Cortex-M0
REVISION<3:0>	bit3-0	R	次版本号 P=0x0, 作为 rnpn 版本编号格式中的次要编号

中断控制和状态寄存器 (SCB_ICSR)

偏移地址：04_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
NMIPENDSET	保留			PENDSTSET	PENDSTCLR		ISRPENDDING	保留			VECTPENDING<5:4>				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VECTPENDING<3:0>				保留						VECTACTIVE<5:0>					

NMIPENDSET	bit31	R/W	NMI 中断挂起控制位 0: 不置 NMI 中断挂起 1: 置 NMI 中断挂起
—	bit30-27	—	—
PENDSTSET	bit26	R/W	置 SysTick 异常挂起位 0: 无效

			1: 置 SysTick 异常挂起
PENDSTCLR	bit25	W	清 SysTick 异常挂起位 0: 无效 1: 清除 SysTick 异常挂起
—	bit24-23	—	—
ISRPENDING	bit22	R	中断挂起标志位 0: 无中断挂起 1: 有中断挂起
—	bit21-18	—	—
VECTPENDING	bit17-12	R	当前的挂起中, 优先级最高的异常/中断号 0x0: 无挂起异常/中断 非 0: 当前被挂起的异常/中断中, 优先级最高的异常/中断号
—	bit11-6	—	—
VECTACTIVE	bit5-0	R	当前被处理的异常/中断号 0x0: 线程 (Thread) 模式 非 0: 当前被处理的异常/中断号

应用中断和复位控制寄存器 (SCB_AIRCR)

偏移地址: 0C_H

复位值: 11111010_00000101_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
VECTKEY<15:0>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ENDIANNESS	保留												SYSRESET REQ	VECTCLR ACTIVE	保留

VECTKEY<15:0>	bit31-16	W	向量关键码位 只能写 0x05FA, 其它无效
ENDIANNESS	bit15	R	存储器数据格式选择位 0: 小端格式 1: 大端格式
—	bit14-3	—	—
SYSRESETREQ	bit2	W	系统复位请求位 0: 无效 1: 请求系统复位, 复位后自动清零
VECTCLRACTIVE	bit1	W	异常/中断状态清除位 该位只能写 0; 写 1 会产生 HardFault 异常
—	bit0	—	—

注: 寄存器 SCB_AIRCR 只能进行字写入, 且高半字只能写入 0x05FA, 否则对该寄存器的写入操作无效。

系统控制寄存器 (SCB_SCR)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留											SEVONP END	保留	SLEEP DEEP	SLEEP ONEXIT	保留

—	bit31-5	—	—
SEVONPEND	bit4	R/W	中断被挂起时，是否作为唤醒事件的选择位 0: 中断被挂起时，不作为唤醒事件 1: 中断被挂起时，作为唤醒事件
—	bit3	—	—
SLEEPDEEP	bit2	R/W	休眠模式选择位 0: 浅睡眠模式 1: 深度睡眠模式
—	bit1	R/W	从 ISR 中断处理程序返回到线程模式时，是否进入休眠状态的选择位 0: 不进入休眠状态 1: 进入休眠状态
—	bit0	—	—

配置和控制寄存器 (SCB_CCR)

偏移地址: 14_H

复位值: 00000000_00000000_00000010_00001000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留							STKALIGN	保留					UNALIGN_TRP	保留		

—	bit31-10	—	—
STKALIGN	bit9	R	非堆栈对齐标志位 读取始终为 1，指示异常入口 8 字节堆栈对齐
—	bit8-4	—	—
UNALIGN_TRP	bit3	R	字或半字访问操作的非对齐故障标志位 读取始终为 1，指示非对齐访问产生硬故障
—	bit2-0	—	—

系统处理程序优先级寄存器 2 (SCB_SHPR2)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B



PRI_11<1:0>	bit31-30	R/W	SVCall (异常编号 11) 的优先级设置位
—	bit29-0	—	—

系统处理程序优先级寄存器 3 (SCB_SHPR3)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B



PRI_15<1:0>	bit31-30	R/W	SysTick (异常编号 15) 的优先级设置位
—	bit29-24	—	—
PRI_14<1:0>	bit23-22	R/W	PendSV (异常编号 14) 的优先级设置位
—	bit21-0	—	—

2.9 系统定时器 (SYSTICK)

2.9.1 概述

- ◇ 24 位系统递减计数器，递减至零可自动重载计数初值
- ◇ 可产生周期性 SysTick 异常，用作嵌入式操作系统的多任务调度计数器；或对于无嵌入式操作系统的运用，可用于调用需周期性执行的任务
- ◇ SysTick 亦可用作普通定时器，如用于延时计数
- ◇ SysTick 异常优先级可由系统处理优先级寄存器 SHPR3 的 PRI_15<1:0> 设定
- ◇ SysTick 异常处理的挂起可由中断控制和状态寄存器 SCB_ICSR 的 PENDSTSET 位设置
- ◇ 工作时钟可为系统时钟 HCLK 或其三分频
- ◇ SysTick 是一个系统递减计数器，配置 SYST_RVR 寄存器，可设定计数初值。当 SysTick 计数为 0 时，COUNTFLAG 状态位置 1，并重载 SYST_RVR 中的计数初值。在处理器调试停机时，SysTick 停止计数。在计数过程中，如果将 SYST_RVR 寄存器设置为 0，则计数器递减计数到 0 后，停止计数。




图 2-10 系统定时器框图

SysTick 的当前计数值可以通过读 SYST_CVR 寄存器获得。如果写 SYST_CVR 寄存器，则将该寄存器清零，并且将 COUNTFLAG 位清零，写操作不会触发 SysTick 异常事件。

访问 SysTick 寄存器时，需使用字操作方式。配置 SysTick 计数器的步骤如下：

- 1) 设置计数器重装值寄存器 SYST_RVR。
- 2) 清除计数器当前值寄存器 SYST_CVR。
- 3) 设置控制和状态寄存器 SYST_CSR。

SysTick 寄存器列表和基址参见：3.5.1 系统定时器 (SYSTICK) 寄存器列表

2.9.2 特殊功能寄存器

SYSTICK 控制和状态寄存器 (SYST_CSR)

偏移地址：10_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留														COUNTFLAG	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												CLKSOURCE	TICKINT	ENABLE	

—	bit31-17	—	—
COUNTFLAG	bit16	R	SYSTICK 递减计数到零的标志位 0: 未计数到 0 1: 计数到 0 该位读操作后清零, 或写 SYST_CVR 寄存器清零
—	bit15-3	—	—
CLKSOURCE	bit2	R/W	SYSTICK 时钟源选择位 0: 基准时钟 1: 处理器时钟
TICKINT	bit1	R/W	SYSTICK 异常挂起使能位 0: 计数到 0 时, 不产生异常挂起 1: 计数到 0 时, 产生异常挂起
ENABLE	bit0	R/W	SYSTICK 计数器使能位 0: 禁止 1: 使能

注 1: 处理器时钟为芯片内核工作时钟 HCLK, 时钟频率与系统时钟频率相同。

注 2: SYSTICK 基准时钟, 实际是处理器时钟 3 分频后的时钟, 频率为 $F_{HCLK}/3$ 。

SYSTICK 重装值寄存器 (SYST_RVR)

偏移地址: 14_H

复位值: 00000000_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								RELOAD<23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RELOAD<15:0>															

—	bit31-24	—	—
RELOAD<23:0>	bit23-0	R/W	SYSTICK 计数器重载值 计数范围 0x00_0001~0xFF_FFFF。如果为 0, SysTick 不计数。

SYSTICK 重装值寄存器 (SYST_CVR)

偏移地址: 18_H

复位值: 00000000_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								CURRENT <23:16>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CURRENT<15:0>															

—	bit31-24	—	—
CURRENT<23:0>	bit23-0	R/W	SYSTICK 计数器当前值 读取时返回 SysTick 计数器的当前值。 写入任何值都会将该寄存器清零，同时还会清零 COUNTFLAG 标志位。

SYSTICK 校准值寄存器 (SYST_CALIB)

偏移地址: 1C_H

复位值: 01000000_00000010_10001011_00001010_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
NOREF	SKEW	保留						TENMS<23:16>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
TENMS<15:0>																

NOREF	bit31	R	基准时钟标志位 0: 不提供外部基准时钟; 提供内部基准时钟, 其频率为 $F_{HCLK}/3$ 1: 提供基准时钟
SKEW	bit30	R	TENMS 校准值是否准确的标志位 0: TENMS 校准值准确 1: TENMS 校准值不准确
—	bit29-24	—	—
TENMS<23:0>	bit23-0	R/W	SYSTICK 校准值 读取为 0 时, 表示校准值未知

注: 本产品只提供内部基准时钟, 其频率为 $F_{HCLK}/3$ 。

2.10 配置字软件控制

在芯片配置字的 $CFG_BORV<1:0>$ 为 11 时,可通过软件设置寄存器 $SCU_SOFTCFG$ 来控制 BOR 电压点, 电源电压低于 $BORV<3:0>$ 设定的电压时, 将产生掉电复位。

系统配置软件控制寄存器 (SCU_SOFTCFG)

偏移地址: 24_H

复位值: $00000000_00000000_00000000_00000000_B$

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												$BORV<3:0>$			

—	bit31-4	—	—
$BORV<3:0>$	bit3-0	R/W	BOR 电压点选择 (仅在配置字 $CFG_BORV=11$ 时有效) 0000: 1.7V 0001: 2.0V 0010: 2.1V 0011: 2.2V 0100: 2.3V 0101: 2.4V 0110: 2.5V 0111: 2.6V 1000: 2.8V 1001: 3.0V 1010: 保留 1011: 保留 1100: 保留 1101: 保留 1110: 保留 1111: 保留

注: 对 $SCU_SOFTCFG$ 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

2.11 定时器（T16N/T32N）同步启动关停控制

2.11.1 概述

通过 SCU_TIMEREN 和 SCU_TIMERDIS 控制寄存器，可以选择性同时启动或关停多个 T16N/T32N 定时器。可用于对多个 TIMER 同时启动或关停，对于其它应用，仍然可使用各个 TIMER 自身的 T16N_CON0 或 T32N_CON0 寄存器的 EN 控制位来使能或关停 TIMER。

对各 TIMER 工作的控制，SCU_TIMEREN 和 SCU_TIMERDIS 控制寄存器的优先级高于 T16N_CON0 和 T32N_CON0 寄存器的 EN 控制位，并且 SCU_TIMEREN 控制寄存器的优先级高于 SCU_TIMERDIS。

2.11.2 特殊功能寄存器

SCU_TIMEREN 使能控制寄存器 (SCU_TIMEREN)

偏移地址: 34_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							T32N0EN	保留			T16N3EN	T16N2EN	T16N1EN	T16N0EN	

—	Bit31-9	—	—
T32N0EN	bit8	R/W	T32N0使能位 0: — 1: 使能
—	bit7-4	—	—
T16N3EN	bit3	R/W	T16N3使能位 0: — 1: 使能
T16N2EN	bit2	R/W	T16N2使能位 0: — 1: 使能
T16N1EN	bit1	R/W	T16N1使能位 0: — 1: 使能
T16N0EN	bit0	R/W	T16N0使能位 0: — 1: 使能

注 1: 对 SCU_TIMEREN 寄存器的各位写 0 无效，写 1 使能后，硬件自动清零。

注 2: 对 SCU_TIMEREN 寄存器进行写操作前，需要设置 SCU_PROT 寄存器，关闭写保护。

SCU_TIMERDIS 使能控制寄存器 (SCU_TIMERDIS)

偏移地址: 38_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							T32N0DIS	保留				T16N3DIS	T16N2DIS	T16N1DIS	T16N0DIS

—	bit31-9	—	—
T32N0DIS	bit8	R/W	T32N0 关停位 0: — 1: 关停
—	bit7-4	—	—
T16N3DIS	bit3	R/W	T16N3 关停位 0: — 1: 关停
T16N2DIS	bit2	R/W	T16N2 关停位 0: — 1: 关停
T16N1DIS	bit1	R/W	T16N1 关停位 0: — 1: 关停
T16N0DIS	bit0	R/W	T16N0 关停位 0: — 1: 关停

注 1: 对 SCU_TIMERDIS 寄存器的各位写 0 无效, 写 1 关停后, 硬件自动清零。

注 2: 对 SCU_TIMERDIS 寄存器进行写操作前, 需要设置 SCU_PROT 寄存器, 关闭写保护。

第3章 存储器资源

3.1 内部存储器地址映射

芯片内部存储器包括程序存储器，数据存储器，外设寄存器和系统内核寄存器，各存储器区域的地址映射关系如下图所示，图中对系统内核寄存器区域的地址映射进行了详细描述。




图 3-1 内部存储系统分配示意图

3.2 FLASH存储器

3.2.1 芯片配置字

芯片配置字位于 FLASH 存储器的信息区，用户可在 ISP 编程时进行设置。芯片的各种功能配置由芯片配置字和各功能相关寄存器共同设置完成。芯片配置字包括外部 XTAL 振荡器工作模式的选择、WDT 使能控制、BOR 电压选择等。

配置字名称	CFG_WORD0	
地址	00100004 _H	
-	bit4-0	-
CFG_OSC_PIN	bit5	XTAL 晶振管脚选择位 0: 分布在 PB8, PB9 1: 分布在 PB10, PB11 (默认)
INTOSC_SEL	bit6	内部 HRC 时钟频率选择位 0: 16MHz (默认, HRC 时钟频率为 16MHz) 1: 其它 (内部测试使用, 禁止设置为 1)

CFG_PWRTEB	bit7	上电 140ms 延时使能位 0: 使能 (默认) 1: 禁止 仅在将 MRSTN 管脚作为外部复位 (CFG_MRSTN≠00) 时, 该配置位才有效, 推荐设置为使能。
CFG_BORV	bit 9-8	掉电复位电压选择位 00: 3.7V 01: 2.5V 10: 2.1V 11: 1.7V (默认, 可通过寄存器 SCU_SOFTCFG, 进行软件设置掉电复位电压)
-	bit10	-
CFG_MRSTN	bit 12-11	MRSTN 管脚复用配置位 00: GPIO 功能 其它: MRSTN 功能 (默认)
DEBUG_S	bit13	SWD 调试管脚选择位 0: PA14 和 PA15 端口作为调试管脚 1: PA0 和 PA1 端口作为调试管脚 (默认)
CFG_DEBUG	bit 15-14	SWD 调试模式使能位 0x: 禁止 10: 使能 (默认)。由 DEBUG_S 配置位所选定的 IO 管脚被强制作为 SWD 调试端口, 用户程序对该 IO 管脚的控制无效。 11: 禁止

- 注 1: 对配置位 CFG_PWRTEB, 仅在将 MRSTN 管脚作为外部复位 (CFG_MRSTN≠00) 时, 该配置位才有效, 推荐用户设置为上电延时使能 (CFG_PWRTEB=0), 只有在应用系统特别要求芯片上电后快速进入工作状态, 并且系统供电电源稳定可靠的条件下, 才可考虑禁止上电延时。
- 注 2: 当 MRSTN 管脚用作外部复位管脚时, 芯片内部固定集成了约 45K 欧姆的弱上拉电阻。
- 注 3: 对上电 140ms 延时, 在 MRSTN 管脚复用为 GPIO 功能时, 或当芯片发生 BOR 掉电复位后, 该延时固定为使能, 与配置位 CFG_PWRTEB 无关。
- 注 4: 在对 Flash 程序加密编程时, 必须要禁止 CFG_DEBUG 位, 否则加密无效, 编程工具将提示错误。

配置字名称	CFG_WORD1	
地址	0010000C _H	
-	bit 0	-
CFG_WDTEN	bit1	WDT 硬件看门狗使能位 0: 禁止 (默认) 1: 使能 (WDT 计数时钟源固定为内部 LRC 时钟)
WDTINTEN	bit 2	WDT 硬件看门狗中断使能位 (仅在 CFG_WDTEN=1 时有效) 0: 禁止 (默认) 1: 使能
-	bit 4-3	-

WDTRL	bit7-5	上电复位 WDT 重载值选择位（仅在 CFG_WDTEN=1 时有效） 000: 0x0000_0200（WDT 计数溢出时间约 16ms） 001: 0x0000_0400（WDT 计数溢出时间约 32ms） 010: 0x0000_1000（WDT 计数溢出时间约 128ms） 011: 0x0000_4000（WDT 计数溢出时间约 512ms） 100: 0x0000_8000（WDT 计数溢出时间约 1s） 101: 0x0001_0000（WDT 计数溢出时间约 2s） 110: 0x0002_0000（WDT 计数溢出时间约 4s） 111: 0x0004_0000（WDT 计数溢出时间约 8s）（默认）
FWPS	bit12-8	FLASH 地址单元写保护控制位 00000: 地址单元(0000_0000 _H ~0000_07FF _H)写保护 00001: 地址单元(0000_0000 _H ~0000_0FFF _H)写保护 00010: 地址单元(0000_0000 _H ~0000_17FF _H)写保护 00011: 地址单元(0000_0000 _H ~0000_1FFF _H)写保护 10000: 地址单元(0000_0000 _H ~0000_87FF _H)写保护 1xxx1: 地址单元(0000_0000 _H ~0000_8FFF _H)写保护（默认）
FWPEB	bit13	FLASH 自编程操作（IAP）写保护区使能位 0: 使能 1: 禁止（默认）
-	bit15-14	-

注 1: 写保护区使能后，位于写保护区的地址单元，不支持 IAP 擦除和编程操作。

注 2: 在 SWD 调试模式下，需要禁止 WDT，否则在调试过程中，WDT 会始终保持工作，可能会产生计数溢出复位，导致芯片调试异常。

配置字名称	CFG_WORD2	
地址	00100010 _H	
-	bit7-0	-
CFG_OSCMD	bit15-8	XTAL 振荡器工作模式选择位 8'h2C: 高速 HS 模式（5~20MHz）（默认） 8'h48: 高速 XT 模式（1~4MHz） 8'hF0: 低速 LP 模式（32KHz）

3.2.2 程序区 FLASH

芯片内部的程序存储器 FLASH 总容量为 36K 字节，地址范围为 0000_0000_H~0000_8FFF_H，共分 36 页，每页 1K 字节。FLASH 存储器支持至少 10 万次擦写次数，10 年以上的数据保持时间。

芯片支持通过 IAP 模块对程序存储器 FLASH 进行编程、页擦除操作，其中字地址单元编程时间约为 20us，页擦除时间约为 2ms。

芯片支持在 SWD 调试模式下对 Flash 进行编程、擦除、读取等操作，对 SWD 调试模式，需在 ISP 编程时通过配置字 CFG_DEBUG 和 DEBUG_S 使能并选择调试端口。

3.2.3 自编程操作 (IAP)

芯片内部 FLASH 存储器，支持应用中自编程操作 IAP (In-Application Programming)。

写保护区使能后，位于写保护区的 FLASH 存储器地址单元，不支持 IAP 擦除和编程操作。可通过配置字 FWPEB 使能 FLASH 写保护区，通过配置字 FWPS 选择写保护区地址范围。

3.2.3.1 IAP概述

- ◇ 支持 FLASH 数据保护，进行 IAP 操作前需先进行解锁，去除相关寄存器的写保护。
- ◇ 支持程序存储器 FLASH 全擦除模式（仅在 SWD 调试时有效）和页擦除模式。
- ◇ 支持字编程模式，每个字包含 4 个字节。
- ◇ IAP 操作过程中可软件禁止全局中断；也可使能中断，将中断向量表和中断服务程序 (ISR) 复制到 SRAM，通过设置中断向量表重映射使能寄存器 SCU_TBLREMAPEN 和中断向量表偏移寄存器 SCU_TBLOFF 可调用 SRAM 中的中断服务程序 (ISR) 来响应中断。
- ◇ IAP 操作进入擦除或编程状态后，IAP 自动上锁，进入 FLASH 保护状态，下次 IAP 操作前需重新解锁。
- ◇ IAP 自编程操作程序需放在芯片的 SRAM 中执行，并在程序中对 FLASH 擦除或编程结果进行校验。
- ◇ 芯片内置 IAP 自编程硬件固化模块，在 IAP 自编程操作程序中可以调用这些自编程固化模块，以减少 SRAM 中的 IAP 操作代码量。

3.2.3.2 IAP操作流程

- ◇ IAP 操作请求流程
 - 首先通过 IAP 控制寄存器，置位访问 FLASH 请求信号，查询得到允许应答。
 - 再进行对应的 IAP 操作，IAP 操作是指 FLASH 全擦除，页擦除和编程三种操作。
 - 操作完成后清除 FLASH 请求信号，查询应答信号也被清零后，结束本次 FLASH 的访问操作。
 - 具体操作流程图如下所示：




图 3-2 IAP 操作请求流程图

◇ IAP 全擦除操作流程

IAP 全擦除操作只在芯片调试模式使能时有效，即将配置字 CFG_WORD0 (0010_0004_H) 的 bit15 写“1”时有效。




图 3-3 IAP 全擦除操作流程

◇ IAP 页擦除操作流程

页擦除目标页可通过 IAPPA 寄存器设置。完成页擦除后，IAPPA 自动+1。




图 3-4 IAP 页擦除操作流程

◇ IAP 编程操作流程

编程目标单元地址可通过 IAPCA 寄存器设置。完成目标单元编程后，IAPCA 自动+1，对地址连续的多字编程，无需再修改 IAPCA 寄存器；由于 IAPCA 只在当前页中进行单元寻址，跨页编程时，必须重新填写 IAPPA，如指定下一页首地址。




图 3-5 IAP 编程操作流程

3.2.3.3 IAP自编程硬件固化模块

芯片内置 IAP 自编程固化模块，由硬件电路实现，在 IAP 自编程操作程序中可以调用这些自编程固化模块，以减少 SRAM 中的 IAP 操作代码量。

IAP 自编程硬件固化模块支持单页擦除，单字编程和多字编程，分别由如下 IAP 操作函数来实现：

- ◇ 单页擦除函数 (IAP_PageErase)
 - 入口地址：保存在 0x10000004 单元内
 - 参数输入：R0-擦除页的首地址
 - 参数输出：R0-函数执行状态 (R0=1 为成功，R0=0 为失败)
- ◇ 单字编程函数 (IAP_WordProgram)
 - 入口地址：保存在 0x10000008 单元内
 - 参数输入：R0-编程的 Flash 地址，R1-编程数据
 - 参数输出：R0-函数执行状态 (R0=1 为成功，R0=0 为失败)
- ◇ 多字编程函数 (IAP_WordsProgram)
 - 入口地址：保存在 0x10000000 单元内
 - 参数输入：R0-编程的 Flash 首地址，R1-放在 SRAM 空间的编程数据首地址，R2-编程数据长度 (以字节为单位计算)，R3-当编程到页首时是否先进行页擦除 (R3 非零为擦除，R3=0 为不擦除)
 - 参数输出：R0-函数执行状态 (R0=1 为成功，R0=0 为失败)

单字编程函数和多字编程函数流程图可参见图 3-5 IAP 编程操作流程图。对单字编程函数忽略图中的“连续编程下一单元”判断分支。

3.2.4 特殊功能寄存器

IAP 解锁寄存器 (IAP_UL)

偏移地址：10_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
UL<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
UL<15:0>															

UL<31:0>	bit31-0	R/W	IAP 解锁：写入 0x0000_00A5； IAP 上锁：进行如下任一操作均可上锁 写入其它值，IAP 上锁； 写 IAP 触发寄存器 IAP_TRIG，IAP 自动上锁； 写保留地址，IAP 上锁； IAP 软件复位后，IAP 上锁。
----------	---------	-----	--

注 1：IAP 上锁后，处于写保护状态的寄存器为 IAP_CON, IAP_ADDR, IAP_DATA, IAP_TRIG。

注 2：写保留地址，IAP 上锁，是指对 40000800_H~40000BFF_H 空间中未定义的地址单元，进行写操作时，IAP 上锁。

IAP 控制寄存器 (IAP_CON)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								FLASH_FAIL		FLASH_ACK	FLASH_REQ	保留	RST	EN	

—	bit31-8	—	—
FLASH_FAIL	bit7	R	IAP 访问 FLASH 地址失败标志位 0: IAP 未访问 FLASH 地址保护区 1: IAP 访问 FLASH 地址保护区, 访问失败
—	bit6	R/W	—
FLASH_ACK	bit5	R	FLASH 应答信号 0: 不允许访问 1: 允许 IAP 访问 FLASH 存储器
FLASH_REQ	bit4	R/W	IAP 访问 FLASH 的请求信号 0: 无请求 1: IAP 请求访问 FLASH 存储器
—	bit3-2	—	—
RST	bit1	W	IAP 软件复位 0: 读取时始终为 0 1: 复位
EN	bit0	R/W	IAP 使能位 0: 禁止 1: 使能

注: 对 IAP_CON 寄存器进行写操作前, 需要先设置 IAP_UL 寄存器, 对 IAP 解锁, 去除写保护。

IAP 地址寄存器 (IAP_ADDR)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留											IFREN	保留			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IAPPA<5:0>							IAPCA<7:0>							保留	

—	bit31-21	—	—
IFREN	bit20	R/W	IAP 信息区使能 0: 不允许 IAP 操作 FLASH_INFO 区

			1: 允许 IAP 操作 FLASH_INFO 区
—	bit19-16	—	—
IAPPA<5:0>	bit15-10	R/W	IAP 页地址（擦除模式） 1) 0x00~0x23: 共 36 页，对应的地址范围 0x0000_0000~0x0000_8FFF 2) 操作 FLASH INFO 区时，IAPPA 无效
IAPCA<7:0>	bit9-2	R/W	IAP 单元地址 1) 擦除模式下，单元地址无效 2) 编程模式下： 操作非 FLASH INFO 区时，IAPCA 为当前页中被编程单元的相对地址，每页 256 个单元，每单元 4 个字节。编程前需保证该单元已经被擦除 操作 FLASH INFO 区时，仅 IAPCA[5:0]有效，INFO 区共包括 64 个单元，每单元 4 个字节
—	bit1-0	—	—

注 1: 对 IAP_ADDR 寄存器进行写操作前，需要先设置 IAP_UL 寄存器，对 IAP 解锁，去除写保护。
注 2: 完成页擦除后，IAPPA 自动+1；
注 3: 完成单元编程后，IAPCA 自动+1；由于 IAPCA 只在当前页中进行单元寻址，所以跨页编程时，必须重新填写 IAPPA，指定下一页地址。

IAP 数据寄存器 (IAP_DATA)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

DATA<31:0>	bit31-0	R/W	IAP 单元数据
------------	---------	-----	-----------------

注: 对 IAP_DATA 寄存器进行写操作前，需要先设置 IAP_UL 寄存器，对 IAP 解锁，去除写保护。

触发寄存器 (IAP_TRIG)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TRIG<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TRIG<15:0>															

TRIG<31:0>	bit31-0	R/W	IAP 操作命令（写入该寄存器后，IAP 重新上锁） 0x0000_51AE: 全擦除（仅在 SWD 调试时有效） 0x0000_5EA1: 页擦除（擦除 INFO 区时，必须先执行全擦除操作，否则无效） 0x0000_5DA2: 编程模式 其它: 无操作（IAP 完成后，硬件自动更改为无操作）
------------	---------	-----	---

注：对 IAP_TRIG 寄存器进行写操作前，需要先设置 IAP_UL 寄存器，对 IAP 解锁，去除写保护。

IAP 状态寄存器 (IAP_STA)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												TIMEOUT_ERR	PROG_END	ERASE_END	BSY

—	bit31-4	—	—
TIMEOUT_ERR	bit3	R/W	IAP 超时错误标志位 0: 写 0 清除，触发 IAP_TRIG 自动清除，或 IAP 软件复位清除 1: IAP 操作超时，硬件自动置 1
PROG_END	bit2	R/W	IAP 编程结束标志位 0: 写 0 清除，触发 IAP_TRIG 自动清除，或 IAP 软件复位清除 1: 当前单元编程完成，硬件自动置 1
ERASE_END	bit1	R/W	IAP 页擦除结束标志位 0: 写 0 清除，触发 IAP_TRIG 自动清除，或 IAP 软件复位清除 1: 当前页擦除完成，硬件自动置 1
BSY	bit0	R	IAP 工作状态位 0: 空闲，IAP 软件复位可将该位清零 1: IAP 操作正在进行中

注：IAP_STA 寄存器的 TIMEOUT_ERR 为 1 时，硬件自动清零 IAP_CON 寄存器的 EN 位。

3.3 数据存储器（SRAM）

芯片内部集成 8K 字节数据存储器 SRAM，地址范围为 2000_0000_H~2000_1FFF_H。

3.3.1 SRAM地址映射




图 3-6 SRAM 映射图

3.3.2 SRAM位带扩展

SRAM 支持位带扩展，可使用普通的加载和存储指令对单比特进行读写操作。通过位带扩展，除可在起始地址为 0x2000_0000 的空间访问 SRAM 外，还可在起始地址为 0x2200_0000 的位带扩展区以单比特方式访问 SRAM。

位带扩展区把每个比特扩展为一个 32-bit 的字，通过访问该区域的字可达到访问原始比特的目的。对于 SRAM 的某个 bit，如果它所在字节地址为 A，位序号为 N (0≤N≤7)，则该 bit 在 SRAM 位带扩展后的地址为：

$$\text{AliasAddress_A_N} = 0x2200_0000 + (A - 0x2000_0000) \times 32 + N \times 4$$

3.4 外设寄存器

3.4.1 外设寄存器映射




图 3-7 外设存储器分配示意图

注: Reserved 保留寄存器区域为只读, 读出值为 0000_0000_H。

3.4.2 外设寄存器位带扩展

外设寄存器支持位带扩展, 可使用普通的加载和存储指令对单比特进行读写操作。通过位带扩展, 除可在 0x4000_0000 起始的空间访问外设外, 还可在起始地址为 0x4200_0000 的位带扩展区以单比特方式访问外设寄存器。

位带扩展区把每个比特扩展为一个 32-bit 的字, 通过访问这些字可达到访问原始比特的目的。对于外设寄存器的某一位, 如果它所在字节地址为 A, 位序号为 N (0 ≤ N ≤ 7), 则该位在外设寄存器位带扩展后的地址为:

$$\text{AliasAddress_A_N} = 0x4200_0000 + (A - 0x4000_0000) \times 32 + N \times 4$$

GPIO 端口寄存器 GPIO_PADATABSR, GPIO_PADATABCR, GPIO_PADATABRR, GPIO_PADIRBSR, GPIO_PADIRBCR, GPIO_PADIRBRR, GPIO_PBDATABSR, GPIO_PBDATABCR, GPIO_PBDATABRR, GPIO_PBDIRBSR, GPIO_PBDIRBCR, GPIO_PBDIRBRR, 用于实现对 GPIO 端口数据寄存器和方向控制寄存器的位操作, 这些端口位操作寄存器不再支持位带扩展访问。除上述寄存器外, 其它外设寄存器均支持位带扩展访问操作。

3.4.3 系统控制单元 (SCU) 寄存器列表

系统控制单元 (SCU)		
寄存器名称	寄存器偏移地址	寄存器描述
SCU 基地址: 4000_0000 _H		
SCU_PROT	0000 _H	系统设置保护寄存器
SCU_NMICON	0004 _H	不可屏蔽中断控制寄存器
SCU_PWRC	0008 _H	复位寄存器
SCU_FAULTFLAG	000C _H	硬件错误标志寄存器
SCU_FLASHWAIT	0020 _H	FLASH 访问等待时间寄存器
SCU_SOFTCFG	0024 _H	系统配置软件控制寄存器
SCU_LVDCON	0028 _H	LVD 控制寄存器
SCU_CCM	002C _H	外部时钟检测控制寄存器
SCU_PLLKCON	0030 _H	PLL 锁定中断控制寄存器
SCU_TIMEREN	0034 _H	TIMER 使能控制寄存器
SCU_TIMERDIS	0038 _H	TIMER 关停控制寄存器
SCU_SCLKEN0	0040 _H	系统时钟控制寄存器 0
SCU_SCLKEN1	0044 _H	系统时钟控制寄存器 1
SCU_PCLKEN	0048 _H	外设时钟控制寄存器
SCU_WAKEUPTIME	004C _H	系统唤醒时间控制寄存器
SCU_TBLREMAPEN	0060 _H	中断向量表重映射使能寄存器
SCU_TBLOFF	0064 _H	中断向量表偏移寄存器

3.4.4 GPIO寄存器列表

GPIO 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
GPIO 基地址: 4000_0400 _H		
GPIO_PAPORT	0000 _H	PA 端口状态寄存器
GPIO_PADATA	0004 _H	PA 端口数据寄存器
GPIO_PADATABSR	0008 _H	PA 输出置位寄存器
GPIO_PADATABCR	000C _H	PA 端口输出清零寄存器
GPIO_PADATABRR	0010 _H	PA 端口输出翻转寄存器
GPIO_PADIR	0014 _H	PA 端口方向控制寄存器
GPIO_PADIRBSR	0018 _H	PA 端口方向置位寄存器
GPIO_PADIRBCR	001C _H	PA 端口方向清零寄存器

GPIO 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
GPIO_PADIRBRR	0020 _H	PA 端口方向翻转寄存器
GPIO_PAFUNC0	0024 _H	PA[7:0]端口复用选择寄存器
GPIO_PAFUNC1	0028 _H	PA[15:8]端口复用选择寄存器
GPIO_PAFUNC2	002C _H	PA[23:16]端口复用选择寄存器
GPIO_PAFUNC3	0030 _H	PA[31:24]端口复用选择寄存器
GPIO_PAINEB	0034 _H	PA 端口输入控制寄存器
GPIO_PAODE	0038 _H	PA 端口开漏控制寄存器
GPIO_PAPUE	003C _H	PA 端口弱上拉使能寄存器
GPIO_PAPDE	0040 _H	PA 端口弱下拉使能寄存器
GPIO_PADS	0044 _H	PA 端口驱动电流控制寄存器
GPIO_PBPORT	0080 _H	PB 端口状态寄存器
GPIO_PBDATA	0084 _H	PB 端口数据寄存器
GPIO_PBDATABSR	0088 _H	PB 端口输出置位寄存器
GPIO_PBDATABCR	008C _H	PB 端口输出清零寄存器
GPIO_PBDATABRR	0090 _H	PB 端口输出翻转寄存器
GPIO_PBDIR	0094 _H	PB 端口方向控制寄存器
GPIO_PBDIRBSR	0098 _H	PB 端口方向置位寄存器
GPIO_PBDIRBCR	009C _H	PB 端口方向清零寄存器
GPIO_PBDIRBRR	00A0 _H	PB 端口方向翻转寄存器
GPIO_PBFUNC0	00A4 _H	PB[7:0]端口复用选择寄存器
GPIO_PBFUNC1	00A8 _H	PB[13:8]端口复用选择寄存器
GPIO_PBINEB	00B4 _H	PB 端口输入控制寄存器
GPIO_PBODE	00B8 _H	PB 端口开漏控制寄存器
GPIO_PBPUE	00BC _H	PB 端口弱上拉使能寄存器
GPIO_PBPDE	00C0 _H	PB 端口弱下拉使能寄存器
GPIO_PBDS	00C4 _H	PB 端口驱动电流控制寄存器
GPIO_PINTIE	0300 _H	PINT 中断使能寄存器
GPIO_PINTIF	0304 _H	PINT 中断标志寄存器
GPIO_PINTSEL	0308 _H	PINT 中断源选择寄存器
GPIO_PINTCFG	030C _H	PINT 中断配置寄存器
GPIO_KINTIE	0310 _H	KINT 中断使能寄存器
GPIO_KINTIF	0314 _H	KINT 中断标志寄存器
GPIO_KINTSEL	0318 _H	KINT 中断源选择寄存器
GPIO_KINTCFG	031C _H	KINT 中断配置寄存器
GPIO_IOINTFLTS	0330 _H	端口中断 20ns 滤波器分配控制寄存器
GPIO_TMRFLTSEL	0340 _H	TMR 输入端口 20ns 滤波器分配控制寄存器
GPIO_SPIFLTSEL	0344 _H	SPI 输入端口 20ns 滤波器分配控制寄存器
GPIO_TXPWM	0380 _H	脉宽调制寄存器
GPIO_BUZC	0384 _H	蜂鸣器计数控制寄存器

3.4.5 IAP寄存器列表

IAP 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
IAP 基地址: 4000_0800 _H		
IAP_CON	0000 _H	IAP 控制寄存器
IAP_ADDR	0004 _H	IAP 地址寄存器
IAP_DATA	0008 _H	IAP 数据寄存器
IAP_TRIG	000C _H	IAP 触发寄存器
IAP_UL	0010 _H	IAP 解锁寄存器
IAP_STA	0014 _H	IAP 状态寄存器

3.4.6 ADC寄存器列表

ADC 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
ADC 基地址: 4000_1000 _H		
ADC_DR	0000 _H	ADC 转换值寄存器
ADC_CON0	0004 _H	ADC 控制寄存器 0
ADC_CON1	0008 _H	ADC 控制寄存器 1
ADC_CHS	000C _H	ADC 通道选择寄存器
ADC_IE	0010 _H	ADC 中断使能寄存器
ADC_IF	0014 _H	ADC 中断标志寄存器
ADC_ACPC	0028 _H	ADC 自动转换比较控制寄存器
ADC_ACPCMP	0030 _H	ADC 自动转换比较阈值寄存器
ADC_ACPMEAN	0034 _H	ADC 自动转换均值数据寄存器
ADC_VREFCON	0040 _H	ADC 参考控制寄存器

3.4.7 RTC寄存器列表

RTC 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
RTC 基地址: 4000_1400 _H		
RTC_CON	0000 _H	RTC 控制寄存器
RTC_CAL	0004 _H	RTC 调校寄存器
RTC_WA	0008 _H	RTC 周闹钟寄存器
RTC_DA	000C _H	RTC 日闹钟寄存器
RTC_HMS	0010 _H	RTC 时分秒寄存器
RTC_YMDW	0014 _H	RTC 年月日周寄存器
RTC_IE	0018 _H	RTC 中断使能寄存器
RTC_IF	001C _H	RTC 中断标志寄存器
RTC_WP	0020 _H	RTC 写保护寄存器

注: RTC_HMS 和 RTC_YMDW 寄存器在进行写操作时, 只支持字写入方式, 不支持字节和半字写入方式。

3.4.8 WDT寄存器列表

WDT 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
WDT 基地址: 4000_1C00 _H		
WDT_LOAD	0000 _H	WDT 计数器装载值寄存器
WDT_VALUE	0004 _H	WDT 计数器当前值寄存器
WDT_CON	0008 _H	WDT 控制寄存器
WDT_INTCLR	000C _H	WDT 中断标志清除寄存器
WDT_RIS	0010 _H	WDT 中断标志寄存器
WDT_LOCK	0100 _H	WDT 访问使能寄存器
WDT_ITCR	0300 _H	WDT 测试寄存器, 仅供测试使用
WDT_ITOP	0304 _H	WDT 测试寄存器, 仅供测试使用

注: WDT_ITCR 和 WDT_ITOP 寄存器仅供测试使用, 禁止用户对其进行写操作, 否则可能会导致芯片工作异常。

3.4.9 T16N0/T16N1/T16N2/T16N3 寄存器列表

T16N 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
T16N0 基地址: 4000_2000 _H		
T16N1 基地址: 4000_2400 _H		
T16N2 基地址: 4000_2800 _H		
T16N3 基地址: 4000_2C00 _H		
T16N_CNT0	0000 _H	T16N 计数值寄存器 0
T16N_CNT1	0004 _H	T16N 计数值寄存器 1
T16N_PRECNT	0008 _H	T16N 预分频器计数值寄存器
T16N_PREMAT	000C _H	T16N 预分频器计数匹配寄存器
T16N_CON0	0010 _H	T16N 控制寄存器 0
T16N_CON1	0014 _H	T16N 控制寄存器 1
T16N_CON2	0018 _H	T16N 控制寄存器 2
T16N_IE	0020 _H	T16N 中断使能寄存器
T16N_IF	0024 _H	T16N 中断标志寄存器
T16N_PDZ	0028 _H	T16N 调制模式死区宽度寄存器
T16N_PTR	002C _H	T16N 调制模式 ADC 触发寄存器
T16N_MAT0	0030 _H	T16N 计数匹配寄存器 0
T16N_MAT1	0034 _H	T16N 计数匹配寄存器 1
T16N_MAT2	0038 _H	T16N 计数匹配寄存器 2
T16N_MAT3	003C _H	T16N 计数匹配寄存器 3
T16N_TOP0	0040 _H	T16NCNT0 计数峰值寄存器 0
T16N_TOP1	0044 _H	T16NCNT1 计数峰值寄存器 1

3.4.10 T32N0 寄存器列表

T32N 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
T32N0 基地址: 4000_4000 _H		
T32N_CNT	0000 _H	T32N 计数值寄存器
T32N_CON0	0004 _H	T32N 控制寄存器 0
T32N_CON1	0008 _H	T32N 控制寄存器 1
T32N_PRECNT	0010 _H	T32N 预分频器计数值寄存器
T32N_PREMAT	0014 _H	T32N 预分频器计数匹配寄存器
T32N_IE	0018 _H	T32N 中断使能寄存器
T32N_IF	001C _H	T32N 中断标志寄存器
T32N_MAT0	0020 _H	T32N 计数匹配寄存器 0
T32N_MAT1	0024 _H	T32N 计数匹配寄存器 1
T32N_MAT2	0028 _H	T32N 计数匹配寄存器 2
T32N_MAT3	002C _H	T32N 计数匹配寄存器 3

3.4.11 UART0/UART1 寄存器列表

UART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
UART0 基地址: 4000_6000 _H		
UART1 基地址: 4000_6400 _H		
UART_CON0	0000 _H	UART 控制寄存器 0
UART_CON1	0004 _H	UART 控制寄存器 1
UART_BRR	0010 _H	UART 波特率寄存器
UART_STA	0014 _H	UART 状态寄存器
UART_IE	0018 _H	UART 中断使能寄存器
UART_IF	001C _H	UART 中断标志寄存器
UART_TBW	0020 _H	UART 发送数据写入寄存器
UART_RBR	0024 _H	UART 接收数据读取寄存器
UART_TB0	0040 _H	UART 发送缓冲寄存器 0
UART_TB1	0044 _H	UART 发送缓冲寄存器 1
UART_TB2	0048 _H	UART 发送缓冲寄存器 2
UART_TB3	004C _H	UART 发送缓冲寄存器 3
UART_TB4	0050 _H	UART 发送缓冲寄存器 4
UART_TB5	0054 _H	UART 发送缓冲寄存器 5
UART_TB6	0058 _H	UART 发送缓冲寄存器 6
UART_TB7	005C _H	UART 发送缓冲寄存器 7
UART_RB0	0060 _H	UART 接收缓冲寄存器 0
UART_RB1	0064 _H	UART 接收缓冲寄存器 1
UART_RB2	0068 _H	UART 接收缓冲寄存器 2
UART_RB3	006C _H	UART 接收缓冲寄存器 3
UART_RB4	0070 _H	UART 接收缓冲寄存器 4

UART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
UART_RB5	0074 _H	UART 接收缓冲寄存器 5
UART_RB6	0078 _H	UART 接收缓冲寄存器 6
UART_RB7	007C _H	UART 接收缓冲寄存器 7

3.4.12 EUART0 寄存器列表

EUART 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
EUART0 基地址: 4000_7000 _H		
EUART_CON0	0000 _H	EUART 控制寄存器 0
EUART_CON1	0004 _H	EUART 控制寄存器 1
EUART_CON2	0008 _H	EUART 控制寄存器 2
EUART_BRR	0010 _H	EUART 波特率寄存器
EUART_IE	0018 _H	EUART 中断使能寄存器
EUART_IF	001C _H	EUART 中断标志寄存器
EUART_TBW	0020 _H	EUART 发送数据写入寄存器
EUART_RBR	0024 _H	EUART 接收数据读取寄存器
EUART_TB01	0040 _H	EUART 发送缓冲寄存器 0/1
EUART_TB23	0044 _H	EUART 发送缓冲寄存器 2/3
EUART_RB01	0048 _H	EUART 接收缓冲寄存器 0/1
EUART_RB23	004C _H	EUART 接收缓冲寄存器 2/3

3.4.13 SPI0/ SPI1 寄存器列表

SPI 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
SPI0 基地址: 4000_8000 _H SPI1 基地址: 4000_8400 _H		
SPI_CON	0000 _H	SPI 控制寄存器
SPI_TBW	0008 _H	SPI 发送数据写入寄存器
SPI_RBR	000C _H	SPI 接收数据读取寄存器
SPI_IE	0010 _H	SPI 中断使能寄存器
SPI_IF	0014 _H	SPI 中断标志寄存器
SPI_TB	0018 _H	SPI 发送缓冲寄存器
SPI_RB	001C _H	SPI 接收缓冲寄存器
SPI_STA	0020 _H	SPI 状态寄存器
SPI_CKS	0024 _H	SPI 波特率设置寄存器

3.4.14 I2C0 寄存器列表

I2C 寄存器列表		
寄存器名称	寄存器偏移地址	寄存器描述
I2C0 基地址: 4000_9000 _H		
I2C_CON	0000 _H	I2C 控制寄存器
I2C_MOD	0004 _H	I2C 工作模式寄存器
I2C_IE	0008 _H	I2C 中断使能寄存器
I2C_IF	000C _H	I2C 中断标志寄存器
I2C_TBW	0010 _H	I2C 发送数据写入寄存器
I2C_RBR	0014 _H	I2C 接收数据读取寄存器
I2C_TB	0018 _H	I2C 发送缓冲寄存器
I2C_RB	001C _H	I2C 接收缓冲寄存器
I2C_STA	0020 _H	I2C 状态寄存器

3.5 内核寄存器

3.5.1 系统定时器 (SYSTICK) 寄存器列表

系统定时器 (SYSTICK)		
寄存器名称	寄存器偏移地址	寄存器描述
SYSTICK 基地址: E000_E000 _H		
SYST_CSR	0010 _H	SYSTICK 控制/状态寄存器
SYST_RVR	0014 _H	SYSTICK 重装值寄存器
SYST_CVR	0018 _H	SYSTICK 当前值寄存器
SYST_CALIB	001C _H	SYSTICK 校准值寄存器

3.5.2 中断控制器 (NVIC) 寄存器列表

中断控制器 (NVIC)		
寄存器名称	寄存器偏移地址	寄存器描述
NVIC 基地址: E000_E100 _H		
NVIC_ISER	0000 _H	IRQ0~31 置中断请求使能寄存器
NVIC_ICER	0080 _H	IRQ0~31 清中断请求使能寄存器
NVIC_ISPR	0100 _H	IRQ0~31 置中断挂起寄存器
NVIC_ICPR	0180 _H	IRQ0~31 清中断挂起寄存器
NVIC_PR0	0300 _H	IRQ0~3 优先级控制寄存器
NVIC_PR1	0304 _H	IRQ4~7 优先级控制寄存器
NVIC_PR2	0308 _H	IRQ8~11 优先级控制寄存器
NVIC_PR3	030C _H	IRQ12~15 优先级控制寄存器
NVIC_PR4	0310 _H	IRQ16~19 优先级控制寄存器
NVIC_PR5	0314 _H	IRQ20~23 优先级控制寄存器
NVIC_PR6	0318 _H	IRQ24~27 优先级控制寄存器
NVIC_PR7	031C _H	IRQ28~31 优先级控制寄存器

3.5.3 系统控制块（SCB）寄存器列表

系统控制块（SCB）		
寄存器名称	寄存器偏移地址	寄存器描述
SCB 基地址：E000_ED00 _H		
SCB_CPUID	0000 _H	SCB_CPUID 寄存器
SCB_ICSR	0004 _H	中断控制和状态寄存器
SCB_AIRCR	000C _H	应用中断和复位控制寄存器
SCB_SCR	0010 _H	系统控制寄存器
SCB_CCR	0014 _H	配置和控制寄存器
SCB_SHPR2	001C _H	系统处理程序优先级寄存器 2
SCB_SHPR3	0020 _H	系统处理程序优先级寄存器 3

第4章 输入输出端口（GPIO）

4.1 概述

本芯片支持两组 GPIO 端口，最多支持共 46 个 I/O 管脚，其中可用端口 41 个，外部可用端口 35 个。

所有 I/O 端口都是 CMOS 施密特输入和 CMOS 输出驱动（可配置为开漏输出），每个 I/O 端口的复用功能和工作模式由端口复用选择寄存器 GPIO_PAFUNC/GPIO_PBFUNC 配置。

当 I/O 端口配置为通用数字 I/O 功能时，其输出状态由端口方向控制寄存器 GPIO_PADIR/GPIO_PBDIR 配置，输入状态由相应的端口输入控制寄存器 GPIO_PAINEB/GPIO_PBINEB 配置。当 I/O 端口处于输出状态时，其电平由端口数据寄存器 GPIO_PADATA/GPIO_PBDATA 决定，1 为高电平，0 为低电平；当 I/O 端口处于输入状态时，其电平状态可通过读取端口状态寄存器 GPIO_PAPORT/GPIO_PBPOR 获得。

端口输出电平支持位操作。将 GPIO 输出置位寄存器 GPIO_PADATABSR/GPIO_PBDATABSR 相应位写 1，可将相应位的 GPIO 端口设置为高电平；将 GPIO 端口输出清零寄存器 GPIO_PADATABCR / GPIO_PBDATABCR 相应位写 1，可将相应位的 GPIO 端口设置为低电平；将 GPIO 端口输出翻转寄存器 GPIO_PADATABRR/GPIO_PBDATABRR 相应位写 1，可将相应位的 GPIO 端口电平取反。

端口方向控制支持位操作。将 GPIO 端口方向置位寄存器 GPIO_PADIRBSR/GPIO_PBDIRBSR 相应位写 1，可将相应位的 GPIO 端口设置为输入；将 GPIO 端口方向清零寄存器 GPIO_PADIRBCR/GPIO_PBDIRBCR 相应位写 1，可将相应位的 GPIO 端口设置为输出；将 GPIO 端口方向翻转寄存器 GPIO_PADIRBRR/GPIO_PBDIRBRR 相应位写 1，可将相应位的 GPIO 端口方向取反。

当 I/O 端口配置为复用功能时，作为芯片外设功能模块的复用端口，其输出状态仍需通过端口方向控制寄存器 GPIO_PADIR/GPIO_PBDIR 进行配置，输入状态仍需通过相应的端口输入控制寄存器 GPIO_PAINEB/GPIO_PBINEB 进行配置。

每个 I/O 端口均支持开漏输出，由相应的端口开漏控制寄存器 GPIO_PAODE/GPIO_PBODE 控制开漏输出是否使能。

每个 I/O 端口均支持弱上拉或弱下拉，由相应的端口弱上拉使能寄存器 GPIO_PAPUE/GPIO_PBPUE 控制其弱上拉功能是否使能，由相应的端口弱下拉使能寄存器 GPIO_PAPDE/GPIO_PBPDE 控制其弱下拉功能是否使能。需注意不可同时使能弱上拉和弱下拉功能。

每个 I/O 端口均支持电流驱动能力可配置，由相应的端口驱动电流控制寄存器 GPIO_PADS/GPIO_PBDS 选择 I/O 端口的输出驱动能力，可选择为强电流驱动 I/O 端口，或者普通驱动 I/O 端口。其中 PA6~PA13 端口可复用为 LCDC/LEDC 模块的 COM7~COM0 端口，当其设置为强电流驱动 I/O 端口时，具有比其它 I/O 端口更强的驱动能力。

GPIO 端口的特殊功能寄存器需通过 APB 总线访问，通过软件方式操作 I/O 端口输出脉冲信号时，能够得到的最快脉冲频率为外设时钟 PCLK 频率的 22 分频。




图 4-1 IO 端口电路结构图

4.2 外部端口中断

支持全部 IO 口外部端口中断，分成 8 组，每组对应一个 IRQ，并可通过 GPIO_PINTCFG 寄存器的 PINT7CFG~PINT0CFG 位配置各外部中断触发方式。触发方式配置为高电平或低电平时，中断标志只有在触发电平翻转后，才可通过对 GPIO_PINTIF 寄存器的相应位写 1 来清除。

GPIO_PINTIE 寄存器的输入屏蔽使能位 PMASK，可对外部端口中断输入进行屏蔽，屏蔽位使能时，对应的中断输入源就被屏蔽了，不会产生中断和标志位。

GPIO_PINTIE 寄存器的外部端口中断使能位 PINTIE，可对每个外部端口中断标志 PINTIF 是否触发外部端口中断请求，进行配置。




图 4-2 外部 PINT0 端口中断电路结构示意图

上图以外中断 PINT0 电路结构示意图为例，可见其有 6 个可选外部中断源，分别来自 PA0、PA8、PA16、PA24、PB0 和 PB8。PINT0~PINT7 的外部中断源如下表所示：

PINT	SEL0	SEL1	SEL2	SLE3	SEL4	SEL5
PINT0	PA0	PA8	PA16	PA24	PB0	PB8
PINT1	PA1	PA9	PA17	PA25	PB1	PB9
PINT2	PA2	PA10	PA18	PA26	PB2	PB10
PINT3	PA3	PA11	PA19	PA27	PB3	PB11
PINT4	PA4	PA12	PA20	PA28	PB4	PB12
PINT5	PA5	PA13	PA21	PA29	PB5	PB13
PINT6	PA6	PA14	PA22	PA30	PB6	-
PINT7	PA7	PA15	PA23	PA31	PB7	-

表 4-1 PINT 选择对应列表

注：加灰的 PB9、PA10、PA12~PA15、PA17、PA21、PA22 不能用作 PINT 中断。

4.3 外部按键中断

支持 1 个 8 输入外部按键中断 (KINT)，8 个按键输入为 KINT0 ~KINT7，其中任意一个按键输入都可以触发按键中断，每个按键输入可以从 6 个 I/O 端口中选择一个作为其输入源。

每个输入屏蔽使能位 KMASK，可对相应的输入源 KINT 进行屏蔽。屏蔽使能时，不论 KINT_IN 输入如何变化，中断标志 KINTIF 均保持不变；屏蔽使能时，可通过端口中断配置寄存器 GPIO_KINTCFG，对各个按键输入 KINT 进行配置，选择中断的有效触发边沿或电平。

每个按键中断使能位 KINTIE，可对相应的按键标志 KINTIF 是否触发按键中断请求，进行配置。

GPIO_KINTCFG 寄存器的按键中断配置位 KINT7CFG~KINT0CFG，可对每个输入源的触发方式进行配置，根据端口电平变化的不同状态，触发中断。切换输入源触发方式时，需先屏蔽输入源，避免误产生中断；或先禁止按键中断，并在切换完成后，对中断标志进行清零，然后再使能按键中断。




图 4-3 外部按键 KINT0 中断电路结构示意图

上图以外中断 KINT0 电路结构示意图为例，可见其有 6 个可选外部中断源，分别来自 PA0、PA8、PA16、PA24、PB0 和 PB8。KINT0 ~KINT7 的外部中断源如下表所示：

KINT	SEL0	SEL1	SEL2	SLE3	SEL4	SEL5
KINT0	PA0	PA8	PA16	PA24	PB0	PB8
KINT1	PA1	PA9	PA17	PA25	PB1	PB9
KINT2	PA2	PA10	PA18	PA26	PB2	PB10
KINT3	PA3	PA11	PA19	PA27	PB3	PB11
KINT4	PA4	PA12	PA20	PA28	PB4	PB12
KINT5	PA5	PA13	PA21	PA29	PB5	PB13
KINT6	PA6	PA14	PA22	PA30	PB6	-
KINT7	PA7	PA15	PA23	PA31	PB7	-

表 4-2 KINT 选择对应列表

注：加灰的 PB9、PA10、PA12~PA15、PA17、PA21、PA22 不能用作 KINT 中断。

4.4 Buzz输出

Buzz 输出可用于驱动蜂鸣器等音频发声器件。

GPIO_BUZC 控制寄存器用于使能 Buzz 和设定其输出信号的频率。Buzz 信号频率为：

$$F_{BUZ} = \frac{F_{pclk}}{2 \times (BUZ_LOAD + 1)}$$

由 GPIO_PAFUNC0 和 GPIO_PBFUNC1 寄存器来设定 Buzz 信号直接输出至 PA0、PA1 或 PB13。

Buzz 的固定频率输出信号还可被 UART0 的输出信号 TXD0 调制为 TXPWM0 信号或被 EUART0 的输出信号 E0TX0 调制为 TXPWM1 信号，并送至相应输出端口上。可通过 TX0PLV 和 TX1PLV 控制位设定为高电平调制还是低电平调制。

当 GPIO_TXPWM 寄存器的 TX0PS 控制位为 2'b11 时，TXPWM0 调制信号可输出至 TXD0、T16N0OUT0、T16N0OUT1 或 BUZ 管脚（由 GPIO_TXPWM 寄存器的 TX0_S3~TX0_S0 选取）。当 GPIO_TXPWM 寄存器的 TX1PS 控制位为 2'b11 时，TXPWM1 调制信号可输出至 E0TX0、T16N1OUT0、T16N1OUT1 或 BUZ 管脚（由 GPIO_TXPWM 寄存器的 TX1_S3~TX1_S1 选取）。




图 4-4 Buzz 高电平调制输出波形图




图 4-5 Buzz 低电平调制输出波形图

4.5 特殊功能寄存器

PA 端口状态寄存器 (GPIO_PAPORT)

偏移地址: 00_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PORT<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PORT<15:0>															

PORT<31:0>	bit 31-0	R	PA 端口输入/输出电平 0: 低电平 1: 高电平
------------	----------	---	---

PA 端口数据寄存器 (GPIO_PADATA)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DATA<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DATA<15:0>															

DATA<31:0>	bit 31-0	R/W	PA 端口输出寄存器 0: 输出低电平 1: 输出高电平
------------	----------	-----	---

PA 输出置位寄存器 (GPIO_PADATBSR)

偏移地址: 08_H

复位值: xxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_xxxxxxxxxxB




DATBSR<31:0>	bit 31-0	W	PA 输出置位选择 0: 不改变输出电平 1: 相应端口输出高电平
--------------	----------	---	--

PA 端口输出清零寄存器 (GPIO_PADATBCR)

偏移地址: 0C_H

复位值: xxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_xxxxxxxxxxB




DATBCR<31:0>	bit 31-0	W	PA 输出清零选择 0: 不改变输出电平 1: 相应端口输出低电平
--------------	----------	---	--

PA 端口输出翻转寄存器 (GPIO_PADATBRR)

偏移地址: 10_H

复位值: xxxxxxxx_xxxxxxxxxx_xxxxxxxxxx_xxxxxxxxxxB



DATBRR<31:0>	bit 31-0	W	PA 输出翻转选择 0: 不改变输出电平 1: 相应端口输出翻转
--------------	----------	---	---

PA 端口方向控制寄存器 (GPIO_PADIR)

偏移地址: 14_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIR <31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIR <15:0>															

DIR<31:0>	bit0 31-0	RW	<p>PA 端口方向控制位</p> <p>0: 输出</p> <p>1: 非输出 (若 GPIO_PAINEB 对应位为 0, 则可作为数字输入端口使用。若需使能模拟通道功能, GPIO_PAINEB 和 GPIO_PADIR 的对应位都应设置为 1, 关闭数字输入和输出功能)</p>
-----------	-----------	----	--

PA 端口方向置位寄存器 (GPIO_PADIRBSR)

偏移地址: 18_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRBSR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRBSR<15:0>															

DIRBSR<31:0>	bit 31-0	W	<p>PA 端口方向置位选择</p> <p>0: 不改变 GPIO_PADIR 值</p> <p>1: 对应的 GPIO_PADIR 位设置为 1</p>
--------------	----------	---	--

PA 端口方向清零寄存器 (GPIO_PADIRBCR)

偏移地址: 1C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRBCR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRBCR<15:0>															

DIRBCR<31:0>	bit 31-0	W	<p>PA 端口方向清零选择</p> <p>0: 不改变 GPIO_PADIR 的值</p> <p>1: 对应的 GPIO_PADIR 位设置为 0</p>
--------------	----------	---	---

PA 端口方向翻转寄存器 (GPIO_PADIRBRR)

偏移地址: 20_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
DIRBRR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
DIRBRR<15:0>															

DIRBRR<31:0>	bit 31-0	W	PA 端口方向翻转选择 0: 不改变 GPIO_PADIR 的值 1: 对应的 GPIO_PADIR 位值翻转
--------------	----------	---	--

PA[7:0]端口复用选择寄存器 (GPIO_PAFUNC0)

偏移地址: 24_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PA7<1:0>	保留	保留	保留	PA6<1:0>	保留	保留	保留	保留	PA5<1:0>	保留	保留	保留	保留	PA4<1:0>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PA3<1:0>	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留	保留

—	bit31-30	—	—
PA7<1:0>	bit29-28	R/W	PA7 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3
—	bit27-26	—	—
PA6<1:0>	bit25-24	R/W	PA6 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA5<1:0>	bit21-20	R/W	PA5 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA4<1:0>	bit17-16	R/W	PA4 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA3<1:0>	bit13-12	R/W	PA3 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA2<1:0>	bit9-8	R/W	PA2 复用选择位

—	bit7-6	—	00~11: FUN0~FUN3
PA1<1:0>	bit5-4	R/W	PA1 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA0<1:0>	bit1-0	R/W	PA0 复用选择位 00~11: FUN0~FUN3

PA[15:8]端口复用选择寄存器 (GPIO_PAFUNC1)

偏移地址: 28H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PA15<1:0>	保留													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PA11<1:0>	保留													

—	bit31-30	—	—
PA15<1:0>	bit29-28	R/W	PA15 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3
—	bit27-26	—	—
PA14<1:0>	bit25-24	R/W	PA14 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA13<1:0>	bit21-20	R/W	PA13 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA12<1:0>	bit17-16	R/W	PA12 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA11<1:0>	bit13-12	R/W	PA11 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA10<1:0>	bit9-8	R/W	PA10 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA9<1:0>	bit5-4	R/W	PA9 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—

PA8<1:0>	bit1-0	R/W	PA8 复用选择位 00~11: FUN0~FUN3
----------	--------	-----	--------------------------------------

PA[23:16]端口复用选择寄存器 (GPIO_PAFUNC2)

偏移地址: 2C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PA23<1:0>	保留													
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PA19<1:0>	保留													

—	bit31-30	—	—
PA23<1:0>	bit29-28	R/W	PA23 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3
—	bit27-26	—	—
PA22<1:0>	bit25-24	R/W	PA22 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA21<1:0>	bit21-20	R/W	PA21 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA20<1:0>	bit17-16	R/W	PA20 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA19<1:0>	bit13-12	R/W	PA19 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA18<1:0>	bit9-8	R/W	PA18 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA17<1:0>	bit5-4	R/W	PA17 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA16<1:0>	bit1-0	R/W	PA16 复用选择位 00~11: FUN0~FUN3

PA[31:24]端口复用选择寄存器 (GPIO_PAFUNC3)

偏移地址: 30_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	保留	PA31<1:0>	保留	保留	保留	PA30<1:0>	保留	保留	保留	PA29<1:0>	保留	保留	保留	保留	PA28<1:0>
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	保留	保留	保留	保留	保留	PA27<1:0>	保留	保留	保留	保留	PA25<1:0>	保留	保留	保留	PA24<1:0>

—	bit31-30	—	—
PA31<1:0>	bit29-28	R/W	PA31 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3
—	bit27-26	—	—
PA30<1:0>	bit25-24	R/W	PA30 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PA29<1:0>	bit21-20	R/W	PA29 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PA28<1:0>	bit17-16	R/W	PA28 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PA27<1:0>	bit13-12	R/W	PA27 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PA26<1:0>	bit9-8	R/W	PA26 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PA25<1:0>	bit5-4	R/W	PA25 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PA24<1:0>	bit1-0	R/W	PA24 复用选择位 00~11: FUN0~FUN3

注 1: PA2/PA3/PA27/PA26 中只能有一个可配置为 PWM 输出的刹车控制信号, 优先级为: PA2>PA3>PA27>PA26, 例如一旦 PA3 设置为 PWM 输出刹车控制信号, 则 PA27 和 PA26 不可再配置为 PWM 输出刹车控制信号。

注 2: GPIO_PAFUNC 寄存器仅用于端口的数字输入输出功能选择。使用端口的模拟功能时, 需要设置 GPIO_PADIR 和 GPIO_PAINEB 寄存器的对应位为 1, 关闭端口的数字输入和输出功能。

PA 端口输入控制寄存器 GPIO_PAINEB

偏移地址: 34_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INEB<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INEB<15:0>															

INEB<31:0>	bit31-0	R/W	端口数字输入功能使能位 0: 使能 1: 禁止
------------	---------	-----	--------------------------------------

PA 端口开漏控制寄存器 GPIO_PAODE

偏移地址: 38_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
ODE<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ODE<15:0>															

ODE<31:0>	bit31-0	R/W	端口输出开漏使能位 0: 禁止, 端口为推挽输出 1: 使能, 端口为开漏输出
-----------	---------	-----	--

PA 端口弱上拉使能寄存器 (GPIO_PAPUE)

偏移地址: 3C_H

复位值: 00000000_00000000_00000000_00000000_B


31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PUE <31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PUE <15:0>															

PUE<31:0>	bit31-0	R/W	端口弱上拉使能位 0: 禁止 1: 使能
-----------	---------	-----	-----------------------------------

PA 端口弱下拉使能寄存器 (GPIO_PAPDE)

偏移地址: 40_H

复位值: 00000000_00000000_00000000_00000000_B




PDE<31:0>	bit31-0	R/W	端口弱下拉使能位 0: 禁止 1: 使能
-----------	---------	-----	-----------------------------------

PA 端口驱动电流控制寄存器 (GPIO_PADS)

偏移地址: 44_H

复位值: 00000000_00000000_00000000_00000000_B



DS<31:0>	bit31-0	R/W	端口输出驱动能力选择位 0: 普通电流驱动 1: 强电流驱动
----------	---------	-----	---

PB 端口状态寄存器 (GPIO_PBPORT)

偏移地址: 80_H

复位值: 00000000_00000000_00xxxxxx_xxxxxxxx_B



—	bit31-14	—	—
PORT<13:0>	bit13-0	R	PB 端口输入/输出电平 0: 低电平 1: 高电平

PB 端口数据寄存器 (GPIO_PBDATA)

偏移地址: 84_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DATA<13:0>													

—	bit31-14	—	—
DATA<13:0>	bit13-0	R/W	PB 端口输出电平 0: 输出低电平 1: 输出高电平

PB 端口输出置位寄存器 (GPIO_PBDATBSR)

偏移地址: 88_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DATBSR<13:0>													

—	bit31-14	—	—
DATBSR<13:0>	bit13-0	W	PB 输出置位选择 0: 不改变输出电平 1: 相应端口输出高电平

PB 端口输出清零寄存器 (GPIO_PBDATBCR)

偏移地址: 8C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DATBCR<13:0>													

—	bit31-14	—	—
DATBCR<13:0>	bit13-0	W	PB 输出清零选择 0: 不改变输出电平 1: 相应端口输出低电平

PB 端口输出翻转寄存器 (GPIO_PBDATABRR)

偏移地址: 90_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DATABRR<13:0>													

—	bit31-14	—	—
DATABRR<13:0>	bit13-0	W	PB 输出翻转选择 0: 不改变输出电平 1: 相应端口输出翻转

PB 端口方向控制寄存器 (GPIO_PBDIR)

偏移地址: 94_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DIR<13:0>													

—	bit31-14	—	—
DIR<13:0>	bit13-0	R/W	PB 端口方向控制位 0: 输出 1: 输入 (若 GPIO_PBINEB 对应位为 0, 则可作为数字输入端口使用。若需使能模拟通道功能, GPIO_PBINEB 和 GPIO_PBDIR 的对应位都应设置为 1, 关闭数字输入和输出功能)

PB 端口方向置位寄存器 (GPIO_PBDIRBSR)

偏移地址: 98_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DIRBSR<13:0>													

—	bit31-14	—	—
DIRBSR<13:0>	bit13-0	W	PB 端口方向置位选择 0: 不改变 GPIO_PBDIR 的值 1: 对应的 GPIO_PBDIR 位设置为 1

PB 端口方向清零寄存器 (GPIO_PBDIRBCR)

偏移地址: 9C_H

复位值: XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DIRBCR<13:0>													

—	bit31-14	—	—
DIRBCR<13:0>	bit13-0	W	PB 端口方向清零选择 0: 不改变 GPIO_PBDIR 的值 1: 对应的 GPIO_PBDIR 位设置为 0

PB 端口方向翻转寄存器 (GPIO_PBDIRBRR)

偏移地址: A0_H

复位值: XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DIRBRR<13:0>													

—	bit31-14	—	—
DIRBRR<13:0>	bit13-0	W	PB 端口方向翻转选择 0: 不改变 GPIO_PBDIR 的值 1: 对应的 GPIO_PBDIR 位值翻转

PB[7:0]端口复用选择寄存器 (GPIO_PBFUNC0)

偏移地址: A4_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留		PB7<1:0>		保留		PB6<1:0>		保留		PB5<1:0>		保留		PB4<1:0>	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		PB3<1:0>		保留		PB2<1:0>		保留		PB <1:0>		保留		PB0<1:0>	

—	bit31-30	—	—
PB7<1:0>	bit29-28	R/W	PB7 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3

—	bit27-26	—	—
PB6<1:0>	bit25-24	R/W	PB6 复用选择位 00~11: FUN0~FUN3
—	bit23-22	—	—
PB5<1:0>	bit21-20	R/W	PB5 复用选择位 00~11: FUN0~FUN3
—	bit19-18	—	—
PB4<1:0>	bit17-16	R/W	PB4 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PB3<1:0>	bit13-12	R/W	PB3 复用选择位 00~11: FUN0~FUN3
—	bit11-10	—	—
PB2<1:0>	bit9-8	R/W	PB2 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PB1<1:0>	bit5-4	R/W	PB1 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PB0<1:0>	bit1-0	R/W	PB0 复用选择位 00~11: FUN0~FUN3

PB[15:8]端口复用选择寄存器 (GPIO_PBFUNC1)

偏移地址: A8_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留										PB13<1:0>	保留		PB12<1:0>		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		PB11<1:0>	保留		PB10<1:0>	保留		PB9<1:0>	保留		PB8<1:0>				

—	bit31-22	—	—
PB13<1:0>	bit21-20	R/W	PB13 复用选择位 00: FUN0 01: FUN1 10: FUN2 11: FUN3
—	bit19-18	—	—
PB12<1:0>	bit17-16	R/W	PB12 复用选择位 00~11: FUN0~FUN3
—	bit15-14	—	—
PB11<1:0>	bit13-12	R/W	PB11 复用选择位 00~11: FUN0~FUN3

—	bit11-10	—	—
PB10<1:0>	bit9-8	R/W	PB10 复用选择位 00~11: FUN0~FUN3
—	bit7-6	—	—
PB9<1:0>	bit5-4	R/W	PB9 复用选择位 00~11: FUN0~FUN3
—	bit3-2	—	—
PB8<1:0>	bit1-0	R/W	PB8 复用选择位 00~11: FUN0~FUN3

注：GPIO_PBFUNC 仅用于端口的数字输入输出功能选择。使用 PB 端口的模拟功能时，需要设置 GPIO_PBDIR 和 GPIO_PBINEB 寄存器的对应位为 1，关闭端口的数字输入和输出功能。

PB 端口输入控制寄存器 (GPIO_PBINEB)

偏移地址：B4_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	INEB<13:0>														

—	bit31-14	—	—
INEB<13:0>	bit13-0	R/W	端口数字输入功能使能位 0: 使能 1: 禁止

PB 端口开漏控制寄存器 (GPIO_PBODE)

偏移地址：B8_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	ODE<13:0>														

—	bit31-14	—	—
ODE<13:0>	bit13-0	R/W	端口输出开漏使能位 0: 禁止，端口为推挽输出 1: 使能，端口为开漏输出

PB 端口弱上拉使能寄存器 (GPIO_PBPUE)

偏移地址: BC_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		PUEN<13:0>													

—	bit31-14	—	—
PUEN<13:0>	bit13-0	R/W	端口弱上拉使能位 0: 禁止 1: 使能

注: 当 MRSTN 管脚用作外部复位管脚时, 芯片内部固定集成了约 45K 欧姆的弱上拉电阻, 不受端口弱上拉使能寄存器的控制。

PB 端口弱下拉使能寄存器 (GPIO_PBPDE)

偏移地址: C0_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		PDEN<13:0>													

—	bit31-14	—	—
PDEN<13:0>	bit13-0	R/W	端口弱下拉使能位 0: 禁止 1: 使能

PB 端口驱动电流控制寄存器 (GPIO_PBDS)

偏移地址: C4_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DS<13:0>													

—	bit31-14	—	—
DS<13:0>	bit13-0	R/W	端口输出驱动能力选择位 0: 普通电流驱动 1: 强电流驱动

PINT 中断使能寄存器 (GPIO_PINTIE)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PMASK<7:0>								PINTIE<7:0>							

—	bit31-16	—	—
PMASK<7:0>	bit15-8	R/W	PINT 中断源屏蔽控制位 0: 不屏蔽 1: 屏蔽
PINTIE<7:0>	bit7-0	R/W	PINT 使能位 0: 禁止 1: 使能

PINT 中断标志寄存器 (GPIO_PINTIF)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PINTIF<7:0>							

—	bit 31-8	—	—
PINTIF<7:0>	bit7-0	R/W	GPIO 外部中断标志位 0: 无中断 1: 有中断 软件写 1 清除中断标志位, 写 0 无效

注: 对 GPIO_PINTIF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

PINT0~7 中断源选择寄存器 (GPIO_PINTSEL)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PINT7SEL<2:0>		保留	PINT6SEL<2:0>		保留	PINT5SEL<2:0>		保留	PINT4SEL<2:0>					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PINT3SEL<2:0>		保留	PINT2SEL<2:0>		保留	PINT1SEL<2:0>		保留	PINT0SEL<2:0>					

—	bit31	—	—
PINT7SEL<2:0>	bit30-28	R/W	PINT7 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit27	—	—
PINT6SEL<2:0>	bit26-24	R/W	PINT6 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit23	—	—
PINT5SEL<2:0>	bit22-20	R/W	PINT5 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit19	—	—
PINT4SEL<2:0>	bit18-16	R/W	PINT4 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit15	—	—
PINT3SEL<2:0>	bit14-12	R/W	PINT3 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit11	—	—
PINT2SEL<2:0>	bit10-8	R/W	PINT2 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit7	—	—
PINT1SEL<2:0>	bit6-4	R/W	PINT1 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit3	—	—
PINT0SEL<2:0>	bit2-0	R/W	PINT0 输入选择位 000~101: SEL0~SEL5 其余: SEL0

PINT 中断配置寄存器 (GPIO_PINTCFG)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	PINT7CFG<2:0>			保留	PINT6CFG<2:0>			保留	PINT5CFG<2:0>			保留	PINT4CFG<2:0>		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	PINT3CFG<2:0>			保留	PINT2CFG<2:0>			保留	PINT1CFG<2:0>			保留	PINT0CFG<2:0>		

—	bit31	—	—
PINT7CFG<2:0>	bit30-28	R/W	PINT7 配置位 参见 GPIO_PINTCFG 详情
—	bit27	—	—
PINT6CFG<2:0>	bit26-24	R/W	PINT6 配置位 参见 GPIO_PINTCFG 详情
—	bit23	—	—
PINT5CFG<2:0>	bit22-20	R/W	PINT5 配置位 参见 GPIO_PINTCFG 详情
—	bit19	—	—
PINT4CFG<2:0>	bit18-16	R/W	PINT4 配置位 参见 GPIO_PINTCFG 详情
—	bit15	—	—
PINT3CFG<2:0>	bit14-12	R/W	PINT3 配置位 参见 GPIO_PINTCFG 详情
—	bit11	—	—
PINT2CFG<2:0>	bit10-8	R/W	PINT2 配置位 参见 GPIO_PINTCFG 详情
—	bit7	—	—
PINT1CFG<2:0>	bit6-4	R/W	PINT1 配置位 参见 GPIO_PINTCFG 详情
—	bit3	—	—
PINT0CFG<2:0>	bit2-0	R/W	PINT0 配置位 参见 GPIO_PINTCFG 详情

寄存器名称	GPIO_PINTCFG 详情		
PINTCFG<2:0>	bit 2-0	R/W	GPIO_PINTCFG 配置位 000: 上升沿触发中断 001: 下降沿触发中断 010: 高电平触发中断 011: 低电平触发中断 1xx: 上升沿和下降沿均触发中断

KINT 中断使能寄存器 (GPIO_KINTIE)

偏移地址: 10_H

复位值: 00000000_00000000_11111111_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
KMASK<7:0>								KINTIE<7:0>							

—	bit31-16	—	—
KMASK<7:0>	bit15-8	R/W	KIN 按键输入屏蔽控制位 0: 不屏蔽 1: 屏蔽
KINTIE<7:0>	bit7-0	R/W	KINT 中断使能位 0: 禁止 1: 使能

KINT 中断标志寄存器 (GPIO_KINTIF)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								KINTIF<7:0>							

—	bit 31-8	—	—
KINTIF<7:0>	bit7-0	R/W	GPIO 按键中断标志位 0: 无中断 1: 有中断 软件写 1 清除中断标志位, 写 0 无效

注: 对 GPIO_KINTIF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

KINT0~7 中断源选择寄存器 (GPIO_KINTSEL)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	KINT7SEL<2:0>		保留	KINT6SEL<2:0>		保留	KINT5SEL<2:0>		保留	KINT4SEL<2:0>		保留	KINT3SEL<2:0>		保留
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	KINT3SEL<2:0>		保留	KINT2SEL<2:0>		保留	KINT1SEL<2:0>		保留	KINT0SEL<2:0>		保留	KINT0SEL<2:0>		保留

—	bit31	—	—
KINT7SEL<2:0>	bit30-28	R/W	KINT7 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit27	—	—
KINT6SEL<2:0>	bit26-24	R/W	KINT6 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit23	—	—
KINT5SEL<2:0>	bit22-20	R/W	KINT5 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit19	—	—
KINT4SEL<2:0>	bit18-16	R/W	KINT4 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit15	—	—
KINT3SEL<2:0>	bit14-12	R/W	KINT3 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit11	—	—
KINT2SEL<2:0>	bit10-8	R/W	KINT2 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit7	—	—
KINT1SEL<2:0>	bit6-4	R/W	KINT1 输入选择位 000~101: SEL0~SEL5 其余: SEL0
—	bit3	—	—
KINT0SEL<2:0>	bit2-0	R/W	KINT0 输入选择位 000~101: SEL0~SEL5 其余: SEL0

KINT 中断配置寄存器 (GPIO_KINTCFG)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	KINT7CFG<2:0>			保留	KINT6CFG<2:0>			保留	KINT5CFG<2:0>			保留	KINT4CFG<2:0>		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	KINT3CFG<2:0>			保留	KINT2CFG<2:0>			保留	KINT1CFG<2:0>			保留	KINT0CFG<2:0>		

—	bit31	—	—
---	-------	---	---

KINT7CFG<2:0>	bit30-28	R/W	KINT7 配置位 参见 GPIO_KINTCFG 详情
—	bit27	—	—
KINT6CFG<2:0>	bit26-24	R/W	KINT6 配置位 参见 GPIO_KINTCFG 详情
—	bit23	—	—
KINT5CFG<2:0>	bit22-20	R/W	KINT5 配置位 参见 GPIO_KINTCFG 详情
—	bit19	—	—
KINT4CFG<2:0>	bit18-16	R/W	KINT4 配置位 参见 GPIO_KINTCFG 详情
—	bit15	—	—
KINT3CFG<2:0>	bit14-12	R/W	KINT3 配置位 参见 GPIO_KINTCFG 详情
—	bit11	—	—
KINT2CFG<2:0>	bit10-8	R/W	KINT2 配置位 参见 GPIO_KINTCFG 详情
—	bit7	—	—
KINT1CFG<2:0>	bit6-4	R/W	KINT1 配置位 参见 GPIO_KINTCFG 详情
—	bit3	—	—
KINT0CFG<2:0>	bit2-0	R/W	KINT0 配置位 参见 GPIO_KINTCFG 详情

寄存器名称		GPIO_KINTCFG 详情	
GPIO_KINTCFG	bit 2-0	R/W	GPIO_KINTCFG 配置位 000: 上升沿触发中断 001: 下降沿触发中断 010: 高电平触发中断 011: 低电平触发中断 1xx: 上升沿和下降沿均触发中断

端口中断 20ns 滤波器分配控制寄存器 (GPIO_IJINTFLTS)

偏移地址: 30_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								FLT_S<7:0>							

—	bit31-8	—	—
FLT_S<7:0>	bit7-0	R/W	端口中断 20ns 滤波器分配控制位

			0: 用于 PINT 中断信号源的滤波 1: 用于 KINT 中断信号源的滤波
--	--	--	--

TMR 输入端口 20ns 滤波器分配控制寄存器 (GPIO_TMRFLTSEL)

偏移地址: 40H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FLT3_SEL<3:0>				FLT2_SEL<3:0>				FLT1_SEL<3:0>				FLT0_SEL<3:0>			

—	bit31-16	—	—
FLT3_SEL<3:0>	bit15-12	R/W	<p>TMR FLT3 滤波器控制位</p> <p>4'h0: T16N0_0 使用 TMR_FLT3 4'h1: T16N0_1 使用 TMR_FLT3 4'h2: T16N1_0 使用 TMR_FLT3 4'h3: T16N1_1 使用 TMR_FLT3 4'h4: T16N2_0 使用 TMR_FLT3 4'h5: T16N2_1 使用 TMR_FLT3 4'h6: T16N3_0 使用 TMR_FLT3 4'h7: T16N3_1 使用 TMR_FLT3 4'h8: T32N0_0 使用 TMR_FLT3 4'h9: T32N0_1 使用 TMR_FLT3 其它: 预留</p>
FLT2_SEL<3:0>	bit11-8	R/W	<p>TMR FLT2 滤波器控制位</p> <p>4'h0: T16N0_0 使用 TMR_FLT2 4'h1: T16N0_1 使用 TMR_FLT2 4'h2: T16N1_0 使用 TMR_FLT2 4'h3: T16N1_1 使用 TMR_FLT2 4'h4: T16N2_0 使用 TMR_FLT2 4'h5: T16N2_1 使用 TMR_FLT2 4'h6: T16N3_0 使用 TMR_FLT2 4'h7: T16N3_1 使用 TMR_FLT2 4'h8: T32N0_0 使用 TMR_FLT2 4'h9: T32N0_1 使用 TMR_FLT2 其它: 预留</p>
FLT1_SEL<3:0>	bit7-4	R/W	<p>TMR FLT1 滤波器控制位</p> <p>4'h0: T16N0_0 使用 TMR_FLT1 4'h1: T16N0_1 使用 TMR_FLT1 4'h2: T16N1_0 使用 TMR_FLT1 4'h3: T16N1_1 使用 TMR_FLT1 4'h4: T16N2_0 使用 TMR_FLT1</p>

			4'h5: T16N2_1 使用 TMR_FLT1 4'h6: T16N3_0 使用 TMR_FLT1 4'h7: T16N3_1 使用 TMR_FLT1 4'h8: T32N0_0 使用 TMR_FLT1 4'h9: T32N0_1 使用 TMR_FLT1 其它: 预留
FLT0_SEL<3:0>	bit3-0	R/W	TMR FLT0 滤波器控制位 4'h0: T16N0_0 使用 TMR_FLT0 4'h1: T16N0_1 使用 TMR_FLT0 4'h2: T16N1_0 使用 TMR_FLT0 4'h3: T16N1_1 使用 TMR_FLT0 4'h4: T16N2_0 使用 TMR_FLT0 4'h5: T16N2_1 使用 TMR_FLT0 4'h6: T16N3_0 使用 TMR_FLT0 4'h7: T16N3_1 使用 TMR_FLT0 4'h8: T32N0_0 使用 TMR_FLT0 4'h9: T32N0_1 使用 TMR_FLT0 其它: 预留

SPI 输入端口 20ns 滤波器分配控制寄存器 (GPIO_SPIFLTSEL)

偏移地址: 44_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												FLT_SEL<3:0>			

—	bit31-4	—	—
FLT_SEL<3:0>	bit3-0	R/W	SPI FLT 滤波器控制位 1: SPI1 使用该滤波器 0: SPI0 使用该滤波器

脉宽调制寄存器 (GPIO_TXPWM)

偏移地址: 80_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TX1 _S3	TX1 _S2	TX1 _S1	TX1 _S0	保 留	TX1 PLV	TX1PS< 1:0>	TX0 _S3	TX0 _S2	TX0 _S1	TX0 _S0	保留	TX0PL V	TX0PS<1:0>		

—	bit31-16	—	—
---	----------	---	---

TX1_S3	bit15	R/W	TXPWM1 调制输出使能端 （仅在 TX0_S3=0 时，即未使能 TXPWM0 调制输出至 BUZ 管脚时有效） 0: BUZ 管脚正常输出 1: BUZ 管脚为 TXPWM1 输出
TX1_S2	bit14	R/W	TXPWM1 调制输出使能端 0: T16N1OUT1 管脚正常输出 1: T16N1OUT1 管脚为 TXPWM1 输出
TX1_S1	bit13	R/W	TXPWM1 调制输出使能端 0: T16N1OUT0 管脚正常输出 1: T16N1OUT0 管脚为 TXPWM1 输出
TX1_S0	bit12	R/W	TXPWM1 调制输出使能端 0: E0TX0 管脚正常输出 1: E0TX0 管脚为 TXPWM1 输出
—	bit11	—	—
TX1PLV	bit10	R/W	TXPWM1 调制电平选择位 0: 低电平调制（E0TX0 与 TX1PS 所选取的脉冲信号进行硬件或操作） 1: 高电平调制（E0TX0 与 TX1PS 所选取的脉冲信号进行硬件与操作）
TX1PS<1:0>	bit9-8	R/W	TXPWM1 调制 PWM 脉冲选择位 00: 调制禁止 01: 与 T16N1OUT0 进行调制 10: 与 T16N1OUT1 进行调制 11: 与 BUZ 进行调制
TX0_S3	bit7	R/W	TXPWM0 调制输出使能端 0: BUZ 管脚正常输出 1: BUZ 管脚为 TXPWM0 输出
TX0_S2	bit6	R/W	TXPWM0 调制输出使能端 0: T16N0OUT1 管脚正常输出 1: T16N0OUT1 管脚为 TXPWM0 输出
TX0_S1	bit5	R/W	TXPWM0 调制输出使能端 0: T16N0OUT0 管脚正常输出 1: T16N0OUT0 管脚为 TXPWM0 输出
TX0_S0	bit4	R/W	TXPWM0 调制输出使能端 0: TXD0 管脚正常输出 1: TXD0 管脚为 TXPWM0 输出
—	bit3	—	—
TX0PLV	bit2	R/W	TXPWM0 调制电平选择位 0: 低电平调制（TXD0 与 TX0PS 所选取的脉冲信号进行硬件或操作） 1: 高电平调制（TXD0 与 TX0PS 所选取的脉冲信号进行硬件与操作）
TX0PS<1:0>	bit1-0	R/W	TXPWM0 调制 PWM 脉冲选择位

			00: 调制禁止 01: 与 T16N0OUT0 进行调制 10: 与 T16N0OUT1 进行调制 11: 与 BUZ 进行调制
--	--	--	--

BUZ 控制寄存器 (GPIO_BUZC)

偏移地址: 84_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留				BUZ_LOAD<19:8>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BUZ_LOAD<7:0>								保留						BUZEN	

—	bit31-28	—	—
BUZ_LOAD<19:0>	bit27-8	R/W	BUZ 计数装载值寄存器 BUZ 信号频率的计算公式为: $F_{BUZ} = \frac{F_{pclk}}{2 \times (BUZ_LOAD + 1)}$
—	bit7-1	—	—
BUZEN	bit0	R/W	BUZ 使能位 0: 禁止 1: 使能

第5章 外设

5.1 定时器/计数器

5.1.1 16 位定时器/计数器T16N

以 T16N0 为例，T16N1/T16N2/T16N3 同 T16N0。

5.1.1.1 概述

- ◆ 1 个 8 位可配置预分频器，分频时钟作为 T16N_CNT0/1 的定时/计数时钟
 - ◇ 预分频时钟源可选：PCLK 或 T16N0CK0/T16N0CK1
 - ◇ 预分频计数器可由 T16N_PRECNT 寄存器设定计数初值
 - ◇ 分频比由寄存器 T16N_PREMAT 设定
- ◆ 2 个 16 位可配置定时/计数寄存器 T16N_CNT0/T16N_CNT1
 - ◇ T16N_CNT1 仅在独立调制工作模式或 T16N_CNT1 峰值触发 ADC 转换被使能时可用
- ◆ 2 个 16 位峰值寄存器 T16N_TOP0/T16N_TOP1
 - ◇ T16N_CNT0/ T16N_CNT1 计数值达到峰值时被清零
 - ◇ 在调制工作模式下，若使能 ADC 触发功能，T16N_CNT0/ T16N_CNT1 计数值达到峰值时可分别产生 ADC 转换触发信号
- ◆ 支持定时/计数工作模式
 - ◇ 支持 4 组 16 位计数匹配寄存器 T16N_MAT0/T16N_MAT1/T16N_MAT2/ T16N_MAT3，计数匹配后支持下列操作：
 - 产生中断
 - 支持 T16N_CNT0 计数寄存器三种操作：保持，清零或继续计数
 - 支持 T16N0OUT0/T16N0OUT1 端口四种操作：保持，清零，置 1 或取反
- ◆ 支持输入捕捉工作模式
 - ◇ 捕捉边沿可配置
 - ◇ 捕捉次数可配置
- ◆ 支持调制工作模式
 - ◇ 通过对匹配寄存器进行配置，同时设置匹配后端口输出特性，可得到相应的 PWM 输出
 - ◇ 支持调制过程触发 ADC 转换
 - 匹配 0、匹配 1、匹配 2、匹配 3 及峰值 0 与 T16N_CNT0 计数值匹配触发
 - 峰值 1 与 T16N_CNT1 计数值匹配触发
 - ◇ 两路 PWM 可配置为独立/同步/互补等三种模式
 - 独立模式，T16N0OUT0/T16N0OUT1 输出不同的 PWM 波形
 - 同步模式，T16N0OUT0/T16N0OUT1 输出相同 PWM 波形
 - 互补模式，T16N0OUT0/T16N0OUT1 输出互补 PWM 波形，互补模式下死区时间宽度可配置

- ◇ 支持刹车控制
 - 可通过 GPIO_PAFUNC 寄存器来选取 PA2(T16N_BK0), PA3(T16N_BK1), PA26(T16N_BK2) 或 PA27(T16N_BK3), 其中任意一个作为外部刹车信号, 有效刹车极性可配置
 - 刹车输出电平可配置

5.1.1.2 结构框图




图 5-1 T16N0 电路结构框图

5.1.1.3 T16N定时/计数功能

设置 T16N_CON0 寄存器的 MOD<1:0>=00 或 01, 使 T16N 工作在定时/计数模式。

设置 T16N_CON0 寄存器的 EN=1, 使能 T16N, 计数值寄存器 T16N_CNT0/T16N_CNT1 从预设值开始累加计数。

设置 T16N_CON0 寄存器的 CS, 选择计数时钟源。时钟源为内部时钟 PCLK 时, 为定时模式; 时钟源为外部时钟 T16N0CK0/T16N0CK1 端口输入时, 为计数模式。

设置 T16N_CON0 寄存器的 SYNC, 选择外部时钟 T16N0CK0/T16N0CK1 是否被内部时钟 PCLK 同步。当选择外部时钟被同步时, 为同步计数模式, 否则为异步计数模式。同步计数模式时, T16N0CK0/T16N0CK1 端口输入的高/低电平脉宽均必须大于 2 个 PCLK 时钟周期。

设置 T16N_CON0 寄存器的 EDGE, 选择外部时钟计数方式: 上升沿计数, 下降沿计数, 或上升/下降沿均计数, 其中上升/下降沿均计数只适用于同步计数模式。

设置 T16N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S<1:0>, 选择计数匹配后 T16N_CNT0/T16N_CNT1 计数值寄存器的工作状态。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=00: 当 16N_CNT0/T16N_CNT1 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时, 继续累加计数, 不产生中断, 当计数到 0xFFFF 后, 下一次累加计数溢出, 16N_CNT0/T16N_CNT1 的值为 0x0000, 并产生中断, 重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=01：当 16N_CNT0/T16N_CNT1 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，计数值将保持，即在下一个计数时钟（经过预分频之后的时钟）到来时，T16N_CNT0/T16N_CNT1 不再累加计数，只产生中断。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=10：当 T16N_CNT0/T16N_CNT1 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，计数值在下一个计数时钟（经过预分频之后的时钟）到来时被清零，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=11：当 T16N_CNT0/T16N_CNT1 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 时，继续累加计数，并在下一个计数时钟（经过预分频之后的时钟）到来时，产生中断，当计数到 0xFFFF_H，下一次累加计数溢出，T16N_CNT0/T16N_CNT1 的值为 0x0000，并产生中断，重新开始累加计数。

对设置的多个不同匹配值 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3，当计数值匹配到每一个匹配值时，会产生相应的中断。由于中断产生后，T16N 继续累加计数，若未及时读取匹配中断标志位，则有可能后续的匹配中断也已产生，从而会同时读到多个有效的匹配中断标志。

如果 T16N_CNT0/T16N_CNT1 的计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3，当 T16N_CON2 寄存器的 MOE0=1 时，T16N0OUT0 端口输出翻转；当 MOE1=1 时，T16N0OUT1 端口输出翻转。可选择 T16N0OUT0/T16N0OUT1 端口同时输出。

举例说明：T16N_CNT0 计数值匹配 T16N_MAT0/T16N_MAT1/T16N_MAT2 后的工作方式。

T16N_MAT0<15:0>=0x0002，T16N_CON0 寄存器的 MAT0S<1:0>=00，继续计数，不产生中断

T16N_MAT1<15:0>=0x0004，T16N_CON0 寄存器的 MAT1S<1:0>=11，继续计数，产生中断；

T16N_MAT2<15:0>=0x0006，T16N_CON0 寄存器的 MAT2S<1:0>=10，清零，产生中断，重新计数。

预分频设置为 1:1，采用内部 PCLK 时钟源。计数匹配功能示意图如下所示：




图 5-2 T16N0 计数匹配功能示意图

注：T16N_CNT0 可使用所有的 T16N 的 T16N_MAT 寄存器，但在计数器被设置为捕捉模式，即 T16N_CON0 寄存器中 MOD=0x2 时，T16N_CNT0 只能使用 T16N_MAT0/T16N_MAT1；而 T16N_CNT1 任何情况下仅可使用 T16N_MAT2/T16N_MAT3。

5.1.1.4 T16N输入捕捉功能

设置 T16N_CON0 寄存器的 MOD<1:0>=10，使 T16N 工作在捕捉模式。在捕捉模式下 T16N_CNT1 不可使用。

在捕捉工作模式下，需设置 T16N_CON0 寄存器的 CS<1:0>=00，使 T16N_CNT0 采用内部 PCLK 时钟源计数；并且设置 T16N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S <1:0>=00，计数匹配不影响 T16N_CNT0 的工作。

在捕捉工作模式下，对端口 T16N0IN0 和 T16N0IN1 的状态进行检测。

当 T16N0IN0 端口的状态变化符合所设定的捕捉事件时，将 T16N_CNT0 和 T16N_PRECNT 的当前值分别装载到 T16N_MAT0 和 T16N_MAT2 寄存器中，产生 T16N 的 CAP0IF 中断。通过使能 T16N_CON1 寄存器的 CAPL0，可在 CAP0IF 中断时将 T16N_CNT0 和 T16N_PRECNT 清零；若 CAPL0 为零，则计数器继续累加。

当 T16N0IN1 端口的状态变化符合所设定的捕捉事件时，将 T16N_CNT0 和 T16N_PRECNT 的当前值分别装载到 T16N_MAT1 和 T16N_MAT3 寄存器中，产生 T16N 的 CAP1IF 中断。通过使能 T16N_CON1 寄存器的 CAPL1，可在 CAP1IF 中断时将 T16N_CNT0 和 T16N_PRECNT 清零；若 CAPL1 为零，则计数器继续累加。

当 T16N_CNT0 计数直到溢出时，仍未检测到设定的捕捉事件，T16N_CNT0 的值被清零，并重新开始累加计数。

设置 T16N_CON1 寄存器的 CAPPE 和 CAPNE，可选择 T16N0IN0 和 T16N0IN1 端口信号的捕捉事件。

选择捕捉上升沿：只设置 CAPPE 为 1；

选择捕捉下降沿：只设置 CAPNE 为 1；

选择捕捉上升沿/下降沿：设置 CAPPE 为 1，CAPNE 为 1。

设置 T16N_CON1 寄存器的 CAPIS0，选择 T16N0IN0 是否作为捕捉输入端口；设置 CAPIS1，选择 T16N0IN1 是否作为捕捉输入端口；可同时选择两个端口作为捕捉输入端口。

设置 T16N_CON1 寄存器的 CAPT，可选择捕捉事件发生的次数。

举例说明：捕捉 T16N0IN0 端口上升沿/下降沿，捕捉 8 次；预分频设置为 1:1。

T16N_CON0 寄存器的 MOD<1:0>=10，CS<1:0>=00，MAT0S<1:0>=00，

T16N_CON1 寄存器的 CAPPE=1，CAPNE=1，CAPIS=1，CAPT<3:0>=0111。




图 5-3 T16N0 捕捉功能示意图

在捕捉工作模式下，修改 T16N 预分频器计数匹配寄存器 T16N_PREMAT 时，预分频器计数不会被清零。因此，首次捕捉可以从一个非零预分频器计数开始。当捕捉事件匹配发生时，产生的中断标志位必须通过软件清除，并及时读取捕捉到的 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 寄存器的值，在下次捕捉事件发生时，T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 寄存器会装载为新的计数值。

5.1.1.5 T16N 输出调制功能

设置 T16N_CON0 寄存器的 MOD<1:0>=11，使 T16N 工作在调制模式。

在调制工作模式下，需设置 T16N_CON0 寄存器的 CS<1:0>=00，使 T16N_CNT0/T16N_CNT1 采用内部 PCLK 时钟源计数。

设置 T16N_CON2 寄存器的 MOE0，选择 T16N0OUT0 是否使能为匹配输出端口，使能时启用 T16N_MAT0/T16N_MAT1 匹配寄存器和 T16N_CNT0 进行匹配；设置 T16N_CON2 寄存器的 MOE1，选择 T16N0OUT1 是否使能为匹配输出端口，使能时启用 T16N_MAT2/T16N_MAT3 匹配寄存器和 T16N_CNT0 或 T16N_CNT1 (PWM 独立工作模式) 进行匹配。

设置 T16N_CON2 寄存器的 MOM0/MOM1/MOM2/MOM3，选择计数匹配发生时，对 T16N0OUT0/T16N0OUT1 端口的影响：保持，清零，置 1，取反。

设置 T16N_CON2 寄存器的 PWMMOD<1:0>，两路 PWM 可配置为独立/同步/互补等三种模式：

独立模式，T16N0OUT0/ T16N0OUT1 输出不同的 PWM 波形。其中 T16N_CNT0 匹配 T16N_MAT0/T16N_MAT1，控制 T16N0OUT0 输出；而 T16N_CNT1 匹配 T16N_MAT2/T16N_MAT3，控制 T16N0OUT1 输出。

同步模式，T16N0OUT0/ T16N0OUT1 输出相同 PWM 波形。T16N_CNT0 匹配 T16N_MAT0/T16N_MAT1，控制 T16N0OUT0/ T16N0OUT1 输出。无需设置

T16N_CNT1。

互补模式，T16N0OUT0/ T16N0OUT1 输出为互补 PWM 波形。互补模式下死区时间宽度可配置。互补模式下 T16N_CNT0 匹配 T16N_MAT0/T16N_MAT1，控制 T16N0OUT0/ T16N0OUT1 输出；PWM 周期由 T16N_TOP0 设定，为 T16N_TOP0+1。无需设置 T16N_CNT1。

调制工作模式下支持匹配 0、匹配 1、匹配 2、匹配 3、峰值 0 及峰值 1 触发 ADC：

匹配 0、匹配 1、匹配 2、匹配 3、峰值 0 与 T16N_CNT0 计数值匹配，匹配时产生 ADC 触发信号；

峰值 1 与 T16N_CNT1 计数值匹配，匹配时产生 ADC 触发信号。

举例说明：

1) 独立模式，在 T16N0OUT0 和 T16N0OUT1 端口，产生双边 PWM 波形。

T16N_CON2 寄存器中：

OE0=1, MOE1=1; T16N0OUT0 和 T16N0OUT1 匹配输出端口使能;
MOM0<1:0>=10; T16N_MAT0 匹配, T16N0OUT0 输出高电平;
MOM1<1:0>=01; T16N_MAT1 匹配, T16N0OUT0 输出低电平;
MOM2<1:0>=10; T16N_MAT2 匹配, T16N0OUT1 输出高电平;
MOM3<1:0>=01; T16N_MAT3 匹配, T16N0OUT1 输出低电平;
PWMMOD<1:0>=00; 独立模式。

T16N_CON0 寄存器中：

MOD<1:0>=11; T16N 设置为调制输出;
MAT0S<1:0>=11; T16N_CNT0 继续计数, 并产生中断;
MAT1S<1:0>=11; T16N_CNT0 继续计数, 并产生中断;
MAT2S<1:0>=11; T16N_CNT1 继续计数, 并产生中断;
MAT3S<1:0>=10; T16N_CNT1 清零, 并产生中断。

设置其它寄存器：

T16N_MAT0 = 0x0002; T16N_MAT1 = 0x0004;
T16N_MAT2 = 0x0006; T16N_MAT3 = 0x0008;
设置合适的 T16N_TOP0/T16N_TOP1 值。




图 5-4 T16N0 PWM 独立模式输出调制功能示意图

注 1: 若 T16N_MAT0 和 T16N_MAT1 设置了相同的值, 因 T16N_MAT0 匹配优先级高于 T16N_MAT1, T16N0OUT0 的输出电平取决于 MOM0 的设定。若 T16N_MAT2 和 T16N_MAT3 设置了相同的值, 因 T16N_MAT2 匹配优先级高于 T16N_MAT3, T16N0OUT1 的输出电平取决于 MOM2 的设定。

注 2: 在 PWM 独立模式下, 通过 T16N_CNT1 匹配 T16N_MAT2/ T16N_MAT3, 控制 T16N0OUT1 输出, 但匹配中断标志 MAT2IF 和 MAT3IF 的产生, 仍与 T16N_CNT0 计数寄存器有关, 使得这两个匹配中断与 T16N0OUT1 的 PWM 波形对应不一致, 所以在 PWM 独立模式下, 建议不要使用中断标志 MAT2IF 和 MAT3IF。

2) 互补模式, PCLK=48MHz, 在 T16N0OUT0 和 T16N0OUT1 端口, 产生 24MHz 互补 PWM 波形。

T16N_CON2 寄存器中:

MOE0=1, MOE1=1, 即 T16N0OUT0 和 T16N0OUT1 匹配输出端口使能;

MOM0<1:0>=10, 即 T16N_MAT0 匹配, T16N0OUT0 输出高电平, T16N0OUT1 输出低电平;

MOM1<1:0>=01, 即 T16N_MAT1 匹配, T16N0OUT0 输出低电平, T16N0OUT1 输出高电平;

PWMMOD<1:0>=11, 即互补 PWM 模式; PWMDZE=0, 禁止死区时间

T16N_CON0 寄存器中:

MOD<1:0>=11; T16N 设置为调制输出 MAT0S<1:0>=11; T16N_CNT0 继续计数, 并产生中断;

MAT1S<1:0>=11; T16N_CNT0 继续计数, 并产生中断。

设置其它寄存器:

T16N_MAT0 = 0x0000; T16N_MAT1 = 0x0001; T16N_TOP0=0x0001;

T16N_PREMAT=0, 即不预分频。




图 5-5 T16N0 互补输出功能示意图

5.1.1.6 特殊功能寄存器

T16N 计数值寄存器 (T16N_CNT0)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT0<15:0>															

—	bit31-16	—	—
CNT0<15:0>	bit 15-0	R/W	T16N_CNT0计数值

注: T16N_CNT0 可使用所有的 T16N 的 T16N_MAT 寄存器, 但在计数器被设置为捕捉模式, 即 T16N_CON0 寄存器中 MOD=0x2 时, T16N_CNT0 只能使用 T16N_MAT0/T16N_MAT1; 而 T16N_CNT1 任何情况下仅可使用 T16N_MAT2/T16N_MAT3。

T16N 计数值寄存器 (T16N_CNT1)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT1<15:0>															

—	bit31-16	—	—
CNT1<15:0>	bit 15-0	R/W	T16N_CNT1计数值

T16N 预分频器计数值寄存器 (T16N_PRECNT)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PRECNT<7:0>							

—	bit31-8	—	—
PRECNT<7:0>	bit7-0	R/W	T16N预分频器计数值

T16N 预分频器计数比例寄存器 (T16N_PREMAT)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PREMAT<7:0>							

—	bit31-8	—	—
PREMAT<7:0>	bit7-0	R/W	<p>预分频比例设置位</p> <p>00: 预分频1: 1</p> <p>01: 预分频1: 2</p> <p>02: 预分频1: 3</p> <p>.....</p> <p>FE: 预分频1: 255</p> <p>FF: 预分频1: 256</p>

T16N 控制寄存器 0 (T16N_CON0)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留															ASYWEN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
MAT3S<1:0>		MAT2S<1:0>		MAT1S<1:0>		MAT0S<1:0>		MOD<1:0>		EDGE<1:0>		SYNC		CS<1:0>		EN

—	bit 31~17	—	—
ASYWEN	bit 16	R/W	<p>外部时钟异步计数模式下，对计数器的写使能位</p> <p>0: 禁止写 T16N_CNT0 和 T16N_PRECNT, 如果强制写, 有可能写操作不成功 (为避免对计数器的写操作错误, 不建议用户对该位写 0)</p> <p>1: 使能写 T16N_CNT0 和 T16N_PRECNT</p>
MAT3S<1:0>	bit 15~14	R/W	<p>T16N_CNT0/ T16N_CNT1 匹配 T16N_MAT3 后的工作模式选择位</p> <p>00: T16N_CNT0/ T16N_CNT1 继续计数, 不产生中断</p> <p>01: T16N_CNT0/ T16N_CNT1 保持, 产生中断</p> <p>10: T16N_CNT0/ T16N_CNT1 清零并重新计数, 产生中断</p> <p>11: T16N_CNT0/ T16N_CNT1 继续计数, 产生中断</p>

MAT2S<1:0>	bit 13~12	R/W	T16N_CNT0/ T16N_CNT1 匹配 T16N_MAT2 后的工作模式选择位 00: T16N_CNT0/ T16N_CNT1 继续计数，不产生中断 01: T16N_CNT0/ T16N_CNT1 保持，产生中断 10: T16N_CNT0/ T16N_CNT1 清零并重新计数，产生中断 11: T16N_CNT0/ T16N_CNT1 继续计数，产生中断
MAT1S<1:0>	bit 11~10	R/W	T16N_CNT0 匹配 T16N_MAT1 后的工作模式选择位 00: T16N_CNT0 继续计数，不产生中断 01: T16N_CNT0 保持，产生中断 10: T16N_CNT0 清零并重新计数，产生中断 11: T16N_CNT0 继续计数，产生中断
MAT0S<1:0>	bit 9~8	R/W	T16N_CNT0 匹配 T16N_MAT0 后的工作模式选择位 00: T16N_CNT0 继续计数，不产生中断 01: T16N_CNT0 保持，产生中断 10: T16N_CNT0 清零并重新计数，产生中断 11: T16N_CNT0 继续计数，产生中断
MOD<1:0>	bit 7~6	R/W	工作模式选择位 00: 定时/计数模式 01: 定时/计数模式 10: 捕捉模式 11: 调制模式
EDGE<1:0>	bit 5~4	R/W	外部时钟计数边沿选择位 00: 上升沿计数 01: 下降沿计数 10: 上升沿/下降沿均计数（仅同步计数模式） 11: 上升沿/下降沿均计数（仅同步计数模式）
SYNC	bit 3	R/W	外部时钟同步使能位 0: 不同步外部时钟 T16N0CK0/T16N0CK1，为异步计数模式 1: 通过 PCLK 对外部时钟 T16N0CK0/T16N0CK1 同步，为同步计数模式，外部时钟的高/低电平平均至少保持 2 个 PCLK 时钟周期
CS<1:0>	bit 2~1	R/W	T16N 计数时钟源选择位 00: 内部时钟 PCLK 01: 外部时钟 T16N0CK0 10: 外部时钟 T16N0CK1 11: 内部时钟 PCLK
EN	bit 0	R/W	T16N 使能位 0: 禁止 1: 使能

注：PCLK 为芯片内部外设模块时钟源，时钟频率与芯片系统时钟频率相同。

T16N 控制寄存器 1 (T16N_CON1)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

保留

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

保留				CAPL1	CAPL0	CAPT<3:0>	CAPIS1	CAPIS0	CAPNE	CAPPE
----	--	--	--	-------	-------	-----------	--------	--------	-------	-------

—	bit31-10	—	—
CAPL1	bit9	R/W	捕捉 1 重载计数器使能位 0: 禁止 1: 使能
CAPL0	bit8	R/W	捕捉 0 重载计数器使能位 0: 禁止 1: 使能
CAPT<3:0>	bit7-4	R/W	捕捉次数控制位 0: 捕捉 1 次后, 产生装载动作 1: 捕捉 2 次后, 产生装载动作 2: 捕捉 3 次后, 产生装载动作 F: 捕捉 16 次后, 产生装载动作
CAPIS1	bit3	R/W	捕捉输入端口 T16N0IN1 使能位 0: 禁止 1: 使能
CAPIS0	bit2	R/W	捕捉输入端口 T16N0IN0 使能位 0: 禁止 1: 使能
CAPNE	bit1	R/W	下降沿捕捉使能位 0: 禁止 1: 使能
CAPPE	bit0	R/W	上升沿捕捉使能位 0: 禁止 1: 使能

T16N 控制寄存器 2 (T16N_CON2)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留							PWMBK	PWMB	PWMB	保留			PWMBK	PWMBK	PWMBK	PWMBK
							F	KP1	KP0				L1	L0	E1	E0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
MOM3<1:0>		MOM2<1:0>		MOM1<1:0>		MOM0<1:0>		保留	PWMD	PWMMOD<1:0>		POL1	POL0	MOE1	MOE0	
0>		0>		0>					ZE							

—	31-25	—	—
PWMBKF	bit24	R/W	PWM 刹车事件标志位 0: 未发生刹车事件 1: 发生刹车事件, PWM 端口输出刹车电平; 软件写 1 清零, 清零后 PWM 端口输出恢复正常
PWMBKP1	bit23	R/W	PWM 通道 1 刹车信号极性选择位 0: 高电平刹车 1: 低电平刹车
PWMBKP0	bit22	R/W	PWM 通道 0 刹车信号极性选择位 0: 高电平刹车 1: 低电平刹车
—	bit21-20	—	—
PWMBKL1	bit19	R/W	PWM 通道 1 刹车输出电平选择位 0: 输出低电平 1: 输出高电平
PWMBKL0	bit18	R/W	PWM 通道 0 刹车输出电平选择位 0: 输出低电平 1: 输出高电平
PWMBKE1	bit17	R/W	PWM 通道 1 刹车使能位 0: 禁止 1: 使能
PWMBKE0	bit16	R/W	PWM 通道 0 刹车使能位 0: 禁止 1: 使能
MOM3<1:0>	bit15-14	R/W	T16N_MAT3 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
MOM2<1:0>	bit13-12	R/W	T16N_MAT2 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1

			11: 匹配端口取反
MOM1<1:0>	bit11-10	R/W	T16N_MAT1 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
MOM0<1:0>	bit9-8	R/W	T16N_MAT0 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
—	bit7	—	—
PWMDZE	bit6	R/W	PWM 互补模式死区使能位 0: 禁止 1: 使能
PWMMOD<1:0>	bit5-4	R/W	PWM 模式选择位 0x: 独立 10: 同步 11: 互补
POL1	bit3	R/W	T16N0OUT1 输出极性选择位 0: 正极性 1: 反极性
POL0	bit2	R/W	T16N0OUT0 输出极性选择位 0: 正极性 1: 反极性
MOE1	bit1	R/W	输出端口 1 使能位 0: 禁止 1: 使能
MOE0	bit0	R/W	输出端口 0 使能位 0: 禁止 1: 使能

注：刹车信号可通过 GPIO_PAFUNC 寄存器配置为 PA2/PA3/PA27/PA26 中的其中一个，而且只能选一个。

T16N 中断使能寄存器 (T16N_IE)

偏移地址: 20_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						PBK11E	PBK01E	CAP11E	CAP01E	TOP11E	TOP01E	MAT31E	MAT21E	MAT11E	MAT01E

—	bit31-10	—	—
PBK1IE	bit9	R/W	PWM 通道 1 刹车中断使能位 0: 禁止 1: 使能
PBK0IE	bit8	R/W	PWM 通道 0 刹车中断使能位 0: 禁止 1: 使能
CAP1IE	bit7	R/W	输入端口 T16N0IN1 捕捉中断使能位 0: 禁止 1: 使能
CAP0IE	bit6	R/W	输入端口 T16N0IN0 捕捉中断使能位 0: 禁止 1: 使能
TOP1IE	bit5	R/W	T16N_CNT1 匹配计数峰值中断使能位 0: 禁止 1: 使能
TOP0IE	bit4	R/W	T16N_CNT0 匹配计数峰值中断使能位 0: 禁止 1: 使能
MAT3IE	bit3	R/W	匹配 3 中断使能位 0: 禁止 1: 使能
MAT2IE	bit2	R/W	匹配 2 中断使能位 0: 禁止 1: 使能
MAT1IE	bit1	R/W	匹配 1 中断使能位 0: 禁止 1: 使能
MAT0IE	bit0	R/W	匹配 0 中断使能位 0: 禁止 1: 使能

T16N 中断标志寄存器 (T16N_IF)

偏移地址: 24_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						PBK1IF	PBK0IF	CAP1IF	CAP0IF	TOP1IF	TOP0IF	MAT3IF	MAT2IF	MAT1IF	MAT0IF

—	bit31-10	—	—
PBK1IF	bit9	R/W	PWM 通道 1 刹车中断标志位

			0: 无刹车中断 1: 通道 1 刹车事件产生 软件写 1 清除标志位, 写 0 无效
PBK0IF	bit8	R/W	PWM 通道 0 刹车中断标志位 0: 无刹车中断 1: 通道 0 刹车事件产生 软件写 1 清除标志位, 写 0 无效
CAP1IF	bit7	R/W	输入端口 1 捕捉成功中断标志位 0: 输入端口 1 捕捉未成功 1: 输入端口 1 捕捉成功 软件写 1 清除标志位, 写 0 无效
CAP0IF	bit6	R/W	输入端口 0 捕捉成功中断标志位 0: 输入端口 0 捕捉未成功 1: 输入端口 0 捕捉成功 软件写 1 清除标志位, 写 0 无效
TOP1IF	bit5	R/W	T16N_CNT1 匹配计数峰值中断标志位 0: 未匹配 1: 匹配峰值 软件写 1 清除标志位, 写 0 无效
TOP0IF	bit4	R/W	T16N_CNT0 匹配计数峰值中断标志位 0: 未匹配 1: 匹配峰值 软件写 1 清除标志位, 写 0 无效
MAT3IF	bit3	R/W	匹配 3 中断标志位 0: 计数器值与匹配寄存器 3 不相等 1: 计数器值与匹配寄存器 3 相等 软件写 1 清除标志位, 写 0 无效
MAT2IF	bit2	R/W	匹配 2 中断标志位 0: 计数器值与匹配寄存器 2 不相等 1: 计数器值与匹配寄存器 2 相等 软件写 1 清除标志位, 写 0 无效
MAT1IF	bit1	R/W	匹配 1 中断标志位 0: 计数器值与匹配寄存器 1 不相等 1: 计数器值与匹配寄存器 1 相等 软件写 1 清除标志位, 写 0 无效
MAT0IF	bit0	R/W	匹配 0 中断标志位 0: 计数器值与匹配寄存器 0 不相等 1: 计数器值与匹配寄存器 0 相等 软件写 1 清除标志位, 写 0 无效

注 1: 在定时/计数、捕捉、调制模式下, 均可对计数器 T16N_CNT0 值与匹配寄存器 T16N_MAT0/T16N_MAT1/T16N_MAT2/T16N_MAT3 值比较是否相等。但在 PWM 调制模式下若设置为独立模式, 即 PWMMOD=2'b0x, 则计数器 T16N_CNT0 值与 T16N_MAT0 和 T16N_MAT1 比较; 计数器 T16N_CNT1 值与 T16N_MAT2 和 T16N_MAT3 比较。

注 2: T16N 中断禁止时, 如果满足条件仍会置起对应的中断标志位, 只是不会产生中断请求。
 注 3: 对 T16N_IF 寄存器的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。
 注 4: 刹车使能时, 即 PWMBKE0 或 PWMBKE1 置 1, T16N_IF 寄存器中的 PBK0IF 或 PBK1IF 中断标志位在刹车事件产生时才被置 1。

PWM 调制模式死区宽度寄存器 (T16N_PDZ)

偏移地址: 28_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PDZ<7:0>							

—	bit31-8	—	—
PDZ<7:0>	bit7-0	R/W	PWM 调制模式死区宽度寄存器 0x00: 死区为1个计数周期 0x01: 死区为2个计数周期 0xFF: 死区为 256 个计数周期

PWM 调制模式 ADC 触发寄存器 (T16N_PTR)

偏移地址: 2C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								P1TOP1 TRE	P1MAT3T RE	P1MAT2 TRE	保留	P0TOP0T RE	P0MAT1TRE	P0MAT0TR E	保留

—	bit31-8	—	—
P1TOP1TRE	bit7	R/W	PWM 通道 1 峰值 1 触发使能 0: 禁止 1: 使能触发 ADC 转换
P1MAT3TRE	bit6	R/W	PWM 通道 1 匹配 3 触发使能 0: 禁止 1: 使能触发 ADC 转换
P1MAT2TRE	bit5	R/W	PWM 通道 1 匹配 2 触发使能 0: 禁止 1: 使能触发 ADC 转换
—	bit4	—	—

P0TOP0TRE	bit3	R/W	PWM 通道 0 峰值 0 触发使能 0: 禁止 1: 使能触发 ADC 转换
P0MAT1TRE	bit2	R/W	PWM 通道 0 匹配 1 触发使能 0: 禁止 1: 使能触发 ADC 转换
P0MAT0TRE	bit1	R/W	PWM 通道 0 匹配 0 触发使能 0: 禁止 1: 使能触发 ADC 转换
—	bit0	—	—

T16N 计数匹配寄存器 0 (T16N_MAT0)

偏移地址: 30_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT0<15:0>															

—	bit31-16	—	—
MAT0<15:0>	bit15-0	R/W	T16N计数匹配值0

T16N 计数匹配寄存器 1 (T16N_MAT1)

偏移地址: 34_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT1<15:0>															

—	bit31-16	—	—
MAT1<15:0>	bit15-0	R/W	T16N计数匹配值1

T16N 计数匹配寄存器 2 (T16N_MAT2)

偏移地址: 38_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT2<15:0>															

—	bit31-16	—	—
MAT2<15:0>	bit15-0	R/W	T16N计数匹配值2

T16N 计数匹配寄存器 3 (T16N_MAT3)

偏移地址: 3C_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT3<15:0>															

—	bit31-16	—	—
MAT3<15:0>	bit15-0	R/W	T16N计数匹配值3

T16N_CNT0 计数峰值寄存器 0 (T16N_TOP0)

偏移地址: 40_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOP0<15:0>															

—	bit31-16	—	—
TOP0<15:0>	bit15-0	R/W	T16N_CNT0计数峰值寄存器0

T16N_CNT1 计数峰值寄存器 1 (T16N_TOP1)

偏移地址: 44_H

复位值: 00000000_00000000_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TOP1<15:0>															

—	bit31-16	—	—
TOP1<15:0>	bit15-0	R/W	T16N_CNT1计数峰值寄存器1

5.1.1.7 T16N应用说明

芯片支持 4 个 16 位定时器/计数器，分别为 T16N0，T16N1，T16N2 和 T16N3。

5.1.2 32 位定时器/计数器T32N (T32N0)

5.1.2.1 概述

- ◆ 1 个 8 位可配置预分频计数器，所产生分频时钟作为 T32N_CNT 计数器的定时或计数时钟
 - ◇ 预分频时钟源可选：PCLK 或 T32N0CK0/T32N0CK1
 - ◇ 预分频计数器可由 T32N_PRECNT 寄存器设定计数初值
 - ◇ 分频比由 T32N_PREMAT 寄存器设定
- ◆ 1 个 32 位可配置定时/计数寄存器 T32N_CNT
- ◆ 可配置定时/计数工作模式
 - ◇ 支持 4 组 32 位计数匹配寄存器 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3，计数匹配后支持下列操作：
 - 产生中断
 - 支持 T32N_CNT 计数寄存器三种操作：保持，清零，或继续计数
 - 支持 T32N0OUT0/T32N0OUT1 端口四种操作：保持，清零，置 1，或取反
 - ◇ 支持输入捕捉功能
 - 支持捕捉边沿可配置
 - 支持捕捉次数可配置
 - ◇ 支持输出调制功能 PWM

5.1.2.2 结构框图




图 5-6 T32N0 电路结构框图

5.1.2.3 T32N定时/计数功能

设置 T32N_CON0 寄存器的 MOD<1:0> =00 或 01，T32N 工作在定时/计数模式。

设置 T32N_CON0 寄存器的 EN=1，使能 T32N，计数值寄存器 T32N_CNT 从预设值开始累加计数。

设置 T32N_CON0 寄存器的 CS，选择择计数时钟源。时钟源为内部时钟 PCLK 时，为定时模式；时钟源为外部时钟 T32N0CK0/T32N0CK1 端口输入时，为计数模式。

设置 T32N_CON0 寄存器的 SYNC，选择外部时钟 T32N0CK0/T32N0CK1 是否被内部时钟 PCLK 同步。当选择外部时钟被同步时，为同步计数模式，否则为异步计数模式。同步计数模式时，T32N0CK0/T32N0CK1 端口输入的高/低电平脉宽均必须大于 2 个 PCLK 时钟周期。

设置 T32N_CON0 寄存器的 EDGE，选择外部时钟计数方式：上升沿计数，下降沿计数，或上升/下降沿均计数，其中上升/下降沿均计数只适用于同步计数模式。

设置 T32N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S，选择计数匹配后 T32N_CNT 计数值寄存器的工作状态。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=00：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，继续累加计数，不产生中断，当计数到 0xFFFFFFFF 后，下一次累加计数溢出，T32N_CNT 的值为 0x00000000，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=01：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，计数值将保持，即在下一个计数时钟（经过预分频之后的时钟）到来时，T32N_CNT 不再累加计数，只产生中断。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=10：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，计数值在下一个计数时钟（经过预分频之后的时钟）到来时被清零，并产生中断，重新开始累加计数。

MAT0S/MAT1S/MAT2S/MAT3S<1:0>=11：当 T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 时，继续累加计数，并在下一个计数时钟（经过预分频之后的时钟）到来时，产生中断，当计数到 0xFFFFFFFF 后，下一次累加计数溢出，T32N_CNT 的值为 0x00000000，并产生中断，重新开始累加计数。对设置的多个不同匹配值 T32N_MAT0/ T32N_MAT1/T32N_MAT2/T32N_MAT3，当计数值匹配到每一个匹配值时，会产生相应的中断。由于中断产生后，T32N 继续累加计数，若未及时读取匹配中断标志位，则有可能后续匹配中断也已产生，从而会同时读到多个有效的匹配中断标志。

当 MOE0=1 时，如果 T32N_CNT 的计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3，T32N0OUT0 端口输出翻转。

举例说明：T32N_CNT 计数值匹配 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 后的工作方式

T32N_CON0 寄存器中

MAT0<31:0>=0x00000002， MAT0S<1:0>=00，继续计数，不产生中断；

MAT1<31:0>=0x00000004， MAT1S<1:0>=11，继续计数，产生中断；

MAT2<31:0>=0x00000006， MAT2S<1:0>=10，清零，产生中断，重新计数。

预分频设置为 1:1，采用内部 PCLK 时钟源。计数匹配功能示意图如下所示：




图 5-7 T32N0 计数匹配功能示意图

5.1.2.4 T32N输入捕捉功能

设置 T32N_CON0 寄存器的 MOD<1:0>=10，使 T32N 工作在捕捉模式。

在捕捉工作模式下，需设置 T32N_CON0 寄存器的 CS<1:0>=00，使 T32N_CNT 采用内部 PCLK 时钟源计数；并且设置 T32N_CON0 寄存器的 MAT0S/MAT1S/MAT2S/MAT3S <1:0>=00，计数匹配不影响 T32N_CNT 的工作。

在捕捉工作模式下，对端口 T32N0IN0 和 T32N0IN1 的状态进行检测。

当 T32N0IN0 端口的状态变化符合所设定的捕捉事件时，将 T32N_CNT 和 T32N_PRECNT 的当前值分别装载到 T32N_MAT0 和 T32N_MAT2 寄存器中，产生 T32N_IF 的 CAP0IF 中断。通过使能 T32N_CON1 寄存器的 CAPL0，可在 CAP0IF 中断时将 T32N_CNT 和 T32N_PRECNT 清零；若 CAPL0 为零，则计数器继续累加计数。

当 T32N0IN1 端口的状态变化符合所设定的捕捉事件时，将 T32N_CNT 和 T32N_PRECNT 的当前值分别装载到 T32N_MAT1 和 T32N_MAT3 寄存器中，产生 T32N_IF 的 CAP1IF 中断，通过使能 T32N_CON1 寄存器的 CAPL1，可在 CAP1IF 中断时将 T32N_CNT 和 T32N_PRECNT 清零；若 CAPL1 为零，则计数器继续累加计数。

当 T32N_CNT 计数直到溢出时，仍未检测到设定的捕捉事件，T32N_CNT 的值被清零，并重新开始累加计数。

设置 T32N_CON1 寄存器的 CAPPE 和 CAPNE，可选择 T32N0IN0 和 T32N0IN1 端口信号的捕捉事件：捕捉上升沿，捕捉下降沿，捕捉上升沿/下降沿。

设置 T32N_CON1 寄存器的 CAPIS0，选择 T32N0IN0 是否作为捕捉输入端口；设置 CAPIS1，选择 T32N0IN1 是否作为捕捉输入端口；可同时选择两个端口作为捕捉输入端口。

设置 T32N_CON1 寄存器中的 CAPT，可选择捕捉事件发生的次数。

当 MOE0=1 时，如果 T32N0IN0 端口捕捉事件发生，T32N0OUT0 端口输出翻转；

当 MOE1=1 时，如果 T32N0IN1 端口捕捉事件发生，T32N0OUT1 端口输出翻转。

举例说明：当捕捉 T32N0IN0 端口上升沿/下降沿，捕捉 8 次；预分频设置为 1:1。

T32N_CON0 寄存器中

MOD<1:0>=10, CS<1:0>=00, MAT0S<1:0>=00;

T32N_CON0 寄存器中

CAPPE=1; CAPNE=1, CAPIS=1, CAPT<3:0>=0111。




图 5-8 T32N0 捕捉功能示意图

在捕捉工作模式时，修改 T32N 预分频器计数匹配寄存器 T32N_PREMAT 时，预分频器计数不会被清零。因此，首次捕捉可以从一个非零预分频器计数开始。当捕捉事件匹配发生时，产生的中断标志位必须通过软件清除，并及时读取捕捉到的 T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 寄存器的值，在下次捕捉事件发生时，T32N_MAT0/T32N_MAT1/T32N_MAT2/T32N_MAT3 寄存器会装载为新的计数值。

5.1.2.5 T32N 输出调制功能

T32N_CON0 寄存器中设置 MOD<1:0>=11，使 T32N 工作在调制模式。

在调制工作模式下，需设置 T32N_CON0 寄存器中 CS<1:0>=00，使 T32N_CNT 采用内部 PCLK 时钟源计数。

T32N_CON1 寄存器中设置 MOE0，选择 T32N0OUT0 是否使能为匹配输出端口，使能时启用 T32N_MAT0/T32N_MAT1 匹配寄存器和 T32N_CNT 进行匹配；设置 MOE1，选择 T32N0OUT1 是否使能为匹配输出端口，使能时启用 T32N_MAT2/T32N_MAT3 匹配寄存器和 T32N_CNT 进行匹配。

设置 MOM0/MOM1/MOM2/MOM3，选择计数匹配发生时，对 T32N0OUT 端口的影响：保持，清零，置 1，取反。

举例说明：在 T32N0OUT0 和 T32N0OUT1 端口，产生双边 PWM 波形。

MOE0=1, MOE1=1; T32N0OUT0 和 T32N0OUT1 匹配输出端口使能;

MOM0<1:0>=10; T32N_MAT0 匹配, T32N0OUT0 输出高电平;

MOM1<1:0>=01; T32N_MAT1 匹配, T32N0OUT0 输出低电平;

MOM2<1:0>=10; T32N_MAT2 匹配, T32N0OUT1 输出高电平;

MOM3<1:0>=01; T32N_MAT3 匹配, T32N0OUT1 输出低电平;

MAT0 = 0x00000002; T32N_MAT1 = 0x00000004;

MAT2 = 0x00000006; T32N_MAT3 = 0x00000008;

MOD<1:0>=11; T32N 设置为调制输出

MAT0S<1:0>=11; T32N_CNT 继续计数, 并产生中断

MAT1S<1:0>=11; T32N_CNT 继续计数, 并产生中断

MAT2S<1:0>=11; T32N_CNT 继续计数, 并产生中断
MAT3S<1:0>=10; T32N_CNT 清零, 并产生中断




图 5-9 T32N0 输出调制功能示意图

5.1.2.6 特殊功能寄存器

T32N 计数值寄存器 (T32N_CNT)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
CNT<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CNT<15:0>															

CNT<31:0>	bit 31-0	R/W	T32N计数值
-----------	----------	-----	---------

T32N 控制寄存器 0 (T32N_CON0)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留															ASYNCWREN	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
MAT3S<1:0>	MAT2S<1:0>	MAT1S<1:0>	MAT0S<1:0>	MOD<1:0>	EDGE<1:0>	SYNC	CS<1:0>									EN

—	bit31-17	—	—
ASYNC_WREN	bit16	R/W	外部时钟异步计数模式下, 对计数器的写使能位 0: 禁止写 T32N_CNT 和 T32N_PRECNT, 如果强制写, 有可能写操作不成功 (为避免对计数器的写操作错误, 不建议用户对该位写 0) 1: 使能写 T32N_CNT 和 T32N_PRECNT
MAT3S<1:0>	bit15-14	R/W	T32N_CNT 匹配 T32N_MAT3 后的工作模式选择位 00: T32N_CNT 继续计数, 不产生中断

			01: T32N_CNT 保持, 产生中断 10: T32N_CNT 清零并重新计数, 产生中断 11: T32N_CNT 继续计数, 产生中断
MAT2S<1:0>	bit13-12	R/W	T32N_CNT 匹配 T32N_MAT2 后的工作模式选择位 00: T32N_CNT 继续计数, 不产生中断 01: T32N_CNT 保持, 产生中断 10: T32N_CNT 清零并重新计数, 产生中断 11: T32N_CNT 继续计数, 产生中断
MAT1S<1:0>	bit11-10	R/W	T32N_CNT 匹配 T32N_MAT1 后的工作模式选择位 00: T32N_CNT 继续计数, 不产生中断 01: T32N_CNT 保持, 产生中断 10: T32N_CNT 清零并重新计数, 产生中断 11: T32N_CNT 继续计数, 产生中断
MAT0S<1:0>	bit9-8	R/W	T32N 匹配 T32N_MAT0 后的工作模式选择位 00: T32N_CNT 继续计数, 不产生中断 01: T32N_CNT 保持, 产生中断 10: T32N_CNT 清零并重新计数, 产生中断 11: T32N_CNT 继续计数, 产生中断
MOD<1:0>	bit7-6	R/W	工作模式选择位 00: 定时/计数模式 01: 定时/计数模式 10: 捕捉模式 11: 调制模式
EDGE<1:0>	bit5-4	R/W	外部时钟计数边沿选择位 00: 上升沿计数 01: 下降沿计数 10: 上升沿/下降沿均计数 (仅同步计数模式) 11: 上升沿/下降沿均计数 (仅同步计数模式)
SYNC	bit3	R/W	外部时钟同步使能位 0: 不同步外部时钟 T32N0CK0/T32N0CK1, 为异步计数模式 1: 通过 PCLK 对外部时钟 T32N0CK0/T32N0CK1 同步, 为同步计数模式, 外部时钟的高/低电平至少保持 2 个 PCLK 时钟周期
CS<1:0>	bit2-1	R/W	T32N 计数时钟源选择位 00: 内部时钟 PCLK 01: 外部时钟 T32N0CK0 时钟输入 10: 外部时钟 T32N0CK1 时钟输入 11: 内部时钟 PCLK
EN	bit0	R/W	T32N使能位 0: 禁止 1: 使能

T32N 控制寄存器 1 (T32N_CON1)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
MOM3<1:0>			MOM2<1:0>		MOM1<1:0>		MOM0<1:0>		保留						MOE1	MOE0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留						CAPL1	CAPL0	CAPT<3:0>			CAPIS1	CAPIS0	CAPNE	CAPPE		

MOM3<1:0>	bit31-30	R/W	T32N_MAT3 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
MOM2<1:0>	bit29-28	R/W	T32N_MAT2 匹配后的端口 1 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
MOM1<1:0>	bit27-26	R/W	T32N_MAT1 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
MOM0<1:0>	bit25-24	R/W	T32N_MAT0 匹配后的端口 0 工作模式选择位 00: 匹配端口保持 01: 匹配端口清零 10: 匹配端口置 1 11: 匹配端口取反
—	bit23-18	—	—
MOE1	bit17	R/W	输出端口 1 使能位 0: 禁止 1: 使能
MOE0	bit16	R/W	输出端口 0 使能位 0: 禁止 1: 使能
—	bit15-10	—	—
CAPL1	bit9	R/W	捕捉 1 重载计数器使能位 0: 禁止 1: 使能
CAPL0	bit8	R/W	捕捉 0 重载计数器使能位 0: 禁止 1: 使能
CAPT<3:0>	bit7-4	R/W	捕捉次数控制位

			0: 捕捉 1 次后, 产生装载动作 1: 捕捉 2 次后, 产生装载动作 2: 捕捉 3 次后, 产生装载动作 F: 捕捉 16 次后, 产生装载动作
CAPIS1	bit3	R/W	捕捉输入端口 1 使能位 0: 禁止 1: 使能
CAPIS0	bit2	R/W	捕捉输入端口 0 使能位 0: 禁止 1: 使能
CAPNE	bit1	R/W	下降沿捕捉使能位 0: 禁止 1: 使能
CAPPE	bit0	R/W	上升沿捕捉使能位 0: 禁止 1: 使能

T32N 预分频器计数值寄存器 (T32N_PRECNT)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PRECNT<7:0>							

—	bit31-8	—	—
PRECNT<7:0>	bit7-0	R/W	T32N预分频器计数值

T32N 预分频器计数比例寄存器 (T32N_PREMAT)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PREMAT<7:0>							

—	bit31-8	—	—
PREMAT<7:0>	bit7-0	R/W	预分频比例设置 00: 预分频1: 1 01: 预分频1: 2 02: 预分频1: 3

		 FE: 预分频1: 255 FF: 预分频1: 256
--	--	--	---

T32N 中断使能寄存器 (T32N_IE)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									CAP1IE	CAP0IE	IE	MAT3IE	MAT2IE	MAT1IE	MAT0IE

—	bit31-7	—	—
CAP1IE	bit6	R/W	输入端口 1 捕捉中断使能位 0: 禁止 1: 使能
CAP0IE	bit5	R/W	输入端口 0 捕捉中断使能位 0: 禁止 1: 使能
IE	bit4	R/W	匹配 0xFFFFFFF 中断使能位 0: 禁止 1: 使能
MAT3IE	bit3	R/W	匹配 3 中断使能位 0: 禁止 1: 使能
MAT2IE	bit2	R/W	匹配 2 中断使能位 0: 禁止 1: 使能
MAT1IE	bit1	R/W	匹配 1 中断使能位 0: 禁止 1: 使能
MAT0IE	bit0	R/W	匹配 0 中断使能位 0: 禁止 1: 使能

T32N 中断标志寄存器 (T32N_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									CAP1IF	CAP0IF	IF	MAT3IF	MAT2IF	MAT1IF	MAT0IF

—	bit31-7	—	—
CAP1IF	bit6	R/W	输入端口 1 捕捉成功中断标志位 0: 输入端口 1 捕捉未成功 1: 输入端口 1 捕捉成功 软件写 1 清除标志位, 写 0 无效
CAP0IF	bit5	R/W	输入端口 0 捕捉成功中断标志位 0: 输入端口 0 捕捉未成功 1: 输入端口 0 捕捉成功 软件写 1 清除标志位, 写 0 无效
IF	bit4	R/W	匹配 0xFFFFFFFF 中断标志位 0: 计数器值不等于 0xFFFFFFFF 1: 计数器值等于 0xFFFFFFFF 软件写 1 清除标志位, 写 0 无效
MAT3IF	bit3	R/W	匹配 3 中断标志位 0: 计数器值与匹配寄存器 3 不相等 1: 计数器值与匹配寄存器 3 相等 软件写 1 清除标志位, 写 0 无效
MAT2IF	bit2	R/W	匹配 2 中断标志位 0: 计数器值与匹配寄存器 2 不相等 1: 计数器值与匹配寄存器 2 相等 软件写 1 清除标志位, 写 0 无效
MAT1IF	bit1	R/W	匹配 1 中断标志位 0: 计数器值与匹配寄存器 1 不相等 1: 计数器值与匹配寄存器 1 相等 软件写 1 清除标志位, 写 0 无效
MAT0IF	bit0	R/W	匹配 0 中断标志位 0: 计数器值与匹配寄存器 0 不相等 1: 计数器值与匹配寄存器 0 相等 软件写 1 清除标志位, 写 0 无效

注 1: 在定时/计数, 捕捉, 调制模式下, 均可对计数器 T32N_CNT 值与匹配寄存器 T32N_MAT0/T32N_MAT1/
T32N_MAT2/T32N_MAT3 值比较是否相等。

注 2: T32N 中断禁止时, 如果满足条件仍会置起对应的中断标志位, 只是不会产生中断请求。

注 3: 对 T32N_IF 寄存器的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

T32N 计数匹配寄存器 0 (T32N_MAT0)

偏移地址: 20H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT0<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT0<15:0>															

MAT0<31:0>	bit31-0	R/W	T32N计数匹配值0
------------	---------	-----	-------------------

T32N 计数匹配寄存器 1 (T32N_MAT1)

偏移地址: 24_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT1<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT1<15:0>															

MAT1<31:0>	bit31-0	R/W	T32N计数匹配值1
------------	---------	-----	-------------------

T32N 计数匹配寄存器 2 (T32N_MAT2)

偏移地址: 28_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT2<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT2<15:0>															

MAT2<31:0>	bit31-0	R/W	T32N计数匹配值2
------------	---------	-----	-------------------

T32N 计数匹配寄存器 3 (T32N_MAT3)

偏移地址: 2C_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MAT3<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
MAT3<15:0>															

MAT3<31:0>	bit31-0	R/W	T32N计数匹配值3
------------	---------	-----	-------------------

5.1.2.7 32N应用说明

芯片支持 1 个 32 位定时器/计数器 T32N0。

5.2 通用异步接收/发送器 (UART0/ UART1)

以 UART0 为例, UART1 参考 UART0

5.2.1 概述

- ◇ 支持异步接收和异步发送
- ◇ 支持内置波特率发生器, 支持 4 位小数波特率和 12 位整数波特率
- ◇ 兼容 RS-232/RS-442/RS-485 的通讯接口
- ◇ 支持全/半双工通讯模式
- ◇ 异步接收器
 - 支持独立的接收移位寄存器
 - 支持硬件自动波特率检测
 - 支持 8 级接收缓冲器
 - 支持 7/8/9 位数据格式可配, 支持奇偶校验功能可配
 - 支持硬件自动奇偶校验位判断
 - 支持空闲帧检测
 - 支持接收 FIFO 中断: 字节满中断、半字满中断、字满中断、全满中断
 - 支持 3 类接收错误中断: 接收 FIFO 溢出错误、奇偶校验错误、帧结束错误
- ◇ 异步发送器
 - 支持独立的发送移位寄存器
 - 支持 8 级发送 FIFO
 - 支持 7/8/9 位数据格式可配, 支持奇偶校验功能可配
 - 支持 1/2 位停止位可配
 - 支持硬件自动产生发送奇偶校验位
 - 支持发送 FIFO 中断: 字节空中断、半字空中断、字空中断、全空中断
 - 支持发送 FIFO 写入错误中断
- ◇ 支持 PWM 调制输出, 且 PWM 占空比线性可调
- ◇ 支持 UART 输入输出通讯端口极性可配置
- ◇ UART 接收端口支持红外唤醒功能

5.2.2 结构框图




图 5-10 UART 电路结构图

5.2.3 UART数据格式

UART 通讯每帧数据由 1 位起始位，7/8/9 位数据位、可配置奇偶校验位和停止位组成。UART_CON0 寄存器中配置 TXMOD 和 RXMOD 选择发送和接收的数据格式，配置 TXFS 选择发送 1 位或 2 位停止位。接收数据时，只判断第 1 位停止位，若不为高电平则产生“帧错误”中断标志。在没有数据传输时，通讯端口处于高电平状态。

帧数据格式如下图所示：




图 5-11 UART 7 位数据格式




图 5-12 UART 8 位数据格式




图 5-13 UART 9 位数据格式

数据发送和接收时，均是低位在前，高位在后，即先发送或接收数据的 LSB。通过发送数据寄存器 UART_TBW 写入发送的数据，通过接收数据寄存器 UART_RBR 读取接收的数据。

5.2.4 UART异步发送器

发送数据时，起始位 START 和停止位 STOP 由芯片硬件电路自动产生，用户只需要配置相应的 I/O 端口复用功能；配置 UART_BRR 和 UART_CON0 寄存器的 BCS，设定传输波特率；UART_CON0 寄存器中配置 TXMOD，选择发送的数据格式；配置 TXFS，选择发送的停止位数；配置 TXEN，使能数据发送；将要发送的数据写入发送数据寄存器 UART_TBW，就可以开始数据的异步发送。如果数据格式支持奇偶校验位，硬件电路会根据相应的数据位产生校验位，在数据位后自动发送校验位。

配置 UART_CON0 寄存器的 TXP，可选择发送端口极性。选择为正极性时，发送端口的数据与被发送数据一致；选择为负极性时，发送端口的数据与被发送数据相反，即被发送数据位为 1 时，发送端口的数据位为 0。

支持 8 级发送缓冲器 TB0~TB7 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 9 帧数据，配置 UART_CON0 寄存器的 TXFS 可选择相邻两帧数据发送的时间间隔。发送缓冲器 TB0~TB7 为只读寄存器，只能通过发送数据寄存器 UART_TBW 写入。

发送数据寄存器 UART_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0~TB7 中，再传输到发送移位寄存器，通过发送端口 TX0 进行数据发送。

发送数据寄存器 UART_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

当发送数据为 7 位和 8 位数据格式时：字节方式写入 UART_TBW 时，发送数据被写入到发送缓冲器 TB7；半字方式写入 UART_TBW 时，发送数据被同时写入到发送缓冲器 TB7 和 TB6，其中低字节存放在 TB6 中；字方式写入 UART_TBW 时，发送数据被同时写入到发送缓冲器 TB7，TB6，TB5 和 TB4，其中低字节存放在 TB4 中。

当发送数据为 9 位数据格式时：只能以半字或字方式写入 UART_TBW，且发送数据均被写入到发送缓冲器 TB7。

发送数据从写入到发送到端口的数据流示意图如下所示：



图 5-14 UART0 发送数据流示意图

当发送缓冲器 TB0~TB7 被写入数据时，硬件自动置起 UART_TB0~UART_TB7 寄存器的空满标志 TBFF0~TBFF7=1，当发送缓冲器 TB0~TB7 的数据移到下一级缓冲器或发送移位寄存器后，硬件自动清除空满标志 TBFF0~TBFF7。当缓冲器 TB7 的发送空满标志 TBFF7 为 1 时，表示 8 级发送缓冲器和发送移位寄存器均满，此时如果仍继续写入 UART_TBW，则会置起写发送缓冲溢出中断标志 TBWOIF，同时新写入的数据无效，缓冲器数据仍保持。当字节写操作地址非最低字节，或半字写操作地址非低半字时，则会置起写发送缓冲错误中断标志 TBWEIF，同时新写入的数据无效，缓冲器数据仍保持。

当发送端口正在发送数据时，会置起发送状态位 TXBUSY=1，当 8 级发送缓冲器和发送移位寄存器均空时，会置起 UART_IF 寄存器的发送完成中断标志 TCIF，并清除发送状态位 TXBUSY=0，表示当前的数据发送进程结束。

支持发送缓冲器空中断，配置 UART_CON1 寄存器中 TBIM，可选择中断模式。

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB7 为空时，会置起 UART_IF 寄存器的发送缓冲器空中断标志 TBIF；

TBIM<1:0>=01，为半字空产生中断，即发送缓冲器 TB7 和 TB6 均为空时，会置起 UART_IF 寄存器的发送缓冲器空中断标志 TBIF；

TBIM<1:0>=10，为字空产生中断，即发送缓冲器 TB7~TB4 均为空时，会置起 UART_IF 寄存器的发送缓冲器空中断标志 TBIF；

TBIM<1:0>=11，为全空产生中断，即发送缓冲器 TB7~TB0 均为空时，会置起 UART_IF 寄存器的发送缓冲器空中断标志 TBIF。

配置 UART_CON0 寄存器中 TBCLR，可将写入发送缓冲器的全部数据清空，同时清除 UART_TB0~UART_TB7 寄存器的各发送缓冲器 TB0~TB7 的空满标志 TBFF0~TBFF7=0。被清空的发送缓冲器中的数据将不会被发送，但移位寄存器中的数据仍将会被发送。

UART_CON0 寄存器中配置 TRST，可将异步发送器软件复位，复位后：禁止数据发送 TXEN=0；禁止 UART_IE 寄存器中发送相关中断 TBIE=0，TBWEIE=0；复位 UART_IF 寄存器的相关中断标志为默认值 TBIF=1，TBWEIF=0；清除发送忙标志 TXBUSY=0；清除各发送缓冲器空满标志 TBFF0~TBFF7=0。

发送数据的操作流程图示例如下：




图 5-15 UART0 发送数据操作流程图示例

5.2.5 UART异步接收器

接收数据时，配置相应的 I/O 端口复用功能；配置 UART_BRR 寄存器和 UART_CON1 寄存器的 BCS，设定传输波特率；配置 RXMOD，选择接收的数据格式；配置 RXEN，使能数据接收，就可以开始数据的异步接收。如果数据格式支持奇偶校验位，硬件电路会自动判断奇偶校验位是否正确，若不正确则会置起 UART_IF 寄存器的奇偶校验错误中断标志 PEIF。如果接收到的第 1 位停止位不为高电平，则会置起 UART_IF 寄存器的帧错误中断标志 FEIF。

UART_CON0 寄存器中配置 RXP，可选择接收端口极性。选择为正极性时，接收端口的数据即作为接收数据；选择为负极性时，接收端口的数据取反后，作为接收数据，即接收端口的数据位为 1 时，接收的数据位为 0。

支持 8 级接收缓冲器 RB0~RB7 和 1 级接收移位寄存器，可进行数据的连续接收，直到接收缓冲器和移位寄存器全满，最多可连续接收 9 帧数据，再执行数据读取操作。读取接收数据寄存器 UART_RBR，可得到接收的数据，对应的接收缓冲器清除 UART_RB0~UART_RB7 寄存器的满标志 RBFF0~RBFF7；也可以读取接收缓冲器 RB0~RB7 得到接收的数据，但不会清除满标志 RBFF0~RBFF7。

接收数据寄存器 UART_RBR 为一个虚拟地址单元，物理上不存在实际的寄存器电路，读该寄存器地址单元时，实际上是读取接收缓冲器 RB0~RB7 中的数据。

接收数据寄存器 UART_RBR 支持 3 种读取方式：字节读取，半字读取和字读取。

当接收数据为 7 位和 8 位数据格式时：字节方式读取 UART_RBR 时，实际是读取接收缓冲器 RB0 的数据；半字方式读取 UART_RBR 时，实际是同时读取接收缓冲器 RB0 和 RB1 的数据，其中 RB0 中的数据为低字节；字方式读取 UART_RBR 时，实际是同时读取接收缓冲器 RB0, RB1, RB2 和 RB3，其中 RB0 中的数据为低字节。

当接收数据为 9 位数据格式时：只能以半字或字方式读取 UART_RBR，且均是读取接收缓冲器 RB0 的数据。

接收数据从接收端口到各级缓冲器的数据流示意图如下所示：



图 5-16 UART0 接收数据流示意图

接收缓冲器 RB0~RB7 的数据移到下一级缓冲器后，会清除其接收满标志 RBFF0~RBFF7。

当 8 级接收缓冲器和 1 级接收移位寄存器均满时，如果再次接收到数据起始位，会置起接收数据溢出中断标志 ROIF，同时不会接收新数据，缓冲器数据仍保持。

当 8 级接收缓冲器和接收移位寄存器均空时，会清除接收忙标志 RXBUSY，表示当前无数据接收。

支持接收缓冲器满中断，配置 UART_CON1 寄存器的 RBIM，可选择中断模式。

RBIM<1:0>=00，为字节满产生中断，即接收缓冲器 RB0 为满时，会置起 UART_IF 寄存器的中断标志 RBIF；

RBIM<1:0>=01，为半字满产生中断，即接收缓冲器 RB0 和 RB1 均为满时，会置起 UART_IF 寄存器的中断标志 RBIF；

RBIM<1:0>=10，为字满产生中断，即接收缓冲器 RB0~RB3 均为满时，会置起 UART_IF 寄存器的中断标志 RBIF；

RBIM<1:0>= 11，为全满产生中断，即接收缓冲器 RB0~RB7 均为满时，会置起 UART_IF 寄存器的中断标志 RBIF。

配置 UART_CON0 寄存器 RBCLR，可将接收缓冲器接收到的全部数据清空，同时清除各

接收缓冲器满标志 RBFF0~RBFF7=0，已经在接收过程中的数据将不受影响。

配置 UART_CON0 寄存器 RRST，可将异步接收器软件复位，复位后：禁止数据接收 RXEN=0；UART_IE 寄存器中禁止接收相关中断 RBIE=0，ROIE=0，FEIE=0，PEIE=0；UART_IF 寄存器中复位相关中断标志为默认值 RBIF=0，ROIF=0，FEIF=0，PEIF=0；清除接收忙标志 RXBUSY=0；清除各接收缓冲器满标志 RBFF0~RBFF7=0；清除各接收缓冲器错误标志 FE0~FE7=0，PE0~PE0=0。

接收数据的操作流程图示如下：




图 5-17 UART0 接收数据操作流程图示例

5.2.6 UART发送调制功能

发送调制模式是将 UART 传输到发送端口的信号电平，由 T16N 产生的 PWM 信号源或 BUZ 信号进行调制后，再从发送端口 TX0 输出。配置 TX0PS，可配置 UART 调制模式。配置 GPIO_TXPWM 寄存器的 TX0PLV，选择发送端口 TX0 被调制的信号电平。配置 TX0_S0、TX0_S1、TX0_S2 和 TX0_S3，使能调制信号输出到端口。

UART 调制功能使用的 PWM 信号源，由 T16N 或 BUZ 提供。配置 TX0PS，可选择与 TX0 输出端口进行调制的 PWM 信号源。




图 5-18 TX0 高电平调制输出波形图




图 5-19 TX0 低电平调制输出波形图

5.2.7 UART红外唤醒功能

芯片支持 UART 接收端口的红外唤醒功能，需要通过软件控制实现。使能 UART 接收复用端口 RX0 的外部端口中断 PINT 功能，通过端口的 PINT 中断实现芯片的红外唤醒功能。对中断和唤醒的具体控制操作，可参考外部端口中断和浅睡眠模式，唤醒模式的相关章节描述。

5.2.8 UART端口极性

配置 UART_CON0 寄存器 TXP 和 RXP，可分别选择发送端口 TX0 和接收端口 RX0 的正负极性。选择为正极性时，UART 端口数据与传输的数据一致；选择为负极性时，UART 端口数据与传输的数据相反。

5.2.9 UART自动波特率检测

接收数据时，配置 UART_CON0 寄存器的 BDEN 可使能自动波特率检测功能，配置 UART_CON1 寄存器的 BDM 可选择自动波特率检测的模式。UART_CON1 寄存器中

BDM<1:0>=00，选择模式 1，接收数据流需以二进制 1 开始（即接收数据的最低位为 1B），UART 检测起始位波特率；

BDM<1:0>=01，选择模式 2，接收数据流需以二进制 10 开始（即接收数据的最低两位为 01B），UART 检测起始位和数据第一位波特率；

BDM<1:0>=10，选择模式 3，接收数据流需以二进制 1111_1110 开始（即接收第一帧数据为 7F_H），UART 检测起始位及前 7 个数据位波特率；

BDM<1:0>=11，选择模式 4，接收数据流需以二进制 1010_1010 开始（即接收第一帧数据为 55_H），UART 检测起始位及前 7 个数据位波特率。

检测完成后，硬件自动清除 BDEN 关闭自动波特率检测功能。若检测成功将更新波特率寄

寄存器 UART_BRR，并将这一帧数据写入接收缓冲器中，用户可从接收缓冲器中读取该数据；若检测超时，将置起 UART_IF 寄存器的波特率检测错误中断标志 BDEIF=1，但波特率寄存器将不会被更新，接收缓冲器不会写入新的数据。

若接收的数据格式为 7 位数据或者 7 位数据之后的校验位不固定为 0 时，模式 3 和模式 4 将不适用，必须选择模式 1 和模式 2。其它接收的数据格式只要满足各模式起始字符，即可任意配置。

自动波特率检测不受初始配置的波特率值影响，但需要根据应用条件，配置合适的波特率时钟预分频选择位 BCS。




图 5-20 自动波特率检测时序示意图




图 5-21 自动波特率检测错误时序示意图

5.2.10 UART空闲帧检测

接收数据时，配置 UART_CON0 寄存器的 IDEN 可使能空闲帧检测功能，配置 UART_CON1 寄存器的 IDM 可选择空闲帧检测的模式。

IDM<1:0>=00，将检测连续 10 个比特位空闲；

IDM<1:0>=01，将检测连续 11 个比特位空闲；

IDM<1:0>=10, 将检测连续 12 个比特位空闲;
IDM<1:0>=11, 将检测连续 13 个比特位空闲。

当检测到空闲帧后, 将置起 UART_IF 寄存器的接收空闲帧中断标志位 IDIF=1。硬件在接收到数据之后才会触发空闲帧检测, 使能空闲帧检测功能后若接收数据线始终为空闲, 则不会影响接收空闲帧中断标志位。




图 5-22 空闲帧检测时序示意图

5.2.11 UART发送暂停和接收暂停

配置 TXI 可暂停发送数据, TX0 端口将相应为空闲电平, 发送缓冲器中的数据将保持不变。若此时正在发送数据, 则待当前帧数据发送完成后才会被暂停。

配置 RXI 可暂停接收数据, 接收缓冲器中的数据将保持不变。若此时正在接收数据, 则该一帧数据将被丢弃, 不会写入接收缓冲器中。接收被暂停后, 不会影响接收数据的校验位判断和接收空闲帧检测。

5.2.12 特殊功能寄存器

UART 控制寄存器 0 (UART_CON0)

偏移地址: 00H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	RXP	RXMOD<3:0>			保留	IDEN	BDEN	RXI	RBCLR	RRST	RXEN				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TXFS	TXP	TXMOD<3:0>			保留			TXI	TBCLR	TRST	TXEN			

—	bit31-29	—	—
RXP	bit28	R/W	接收端口极性选择位 0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
RXMOD<3:0>	bit27-24	R/W	接收数据格式选择位 0000: 8 位数据 0010: 9 位数据 0100: 7 位数据 1000: 8 位数据+偶校验位

			1001: 8 位数据+奇校验位 1010: 8 位数据+固定 0 1011: 8 位数据+固定 1 1100: 7 位数据+偶校验位 1101: 7 位数据+奇校验位 1110: 7 位数据+固定 0 1111: 7 位数据+固定 1 其他: 未用
—	bit23-22	—	—
IDEN	bit21	R/W	空闲帧检测使能位 0: 禁止 1: 使能
BDEN	bit20	R/W	自动波特率检测使能位 0: 禁止 1: 使能
RXI	bit19	R/W	接收暂停功能使能位 0: 禁止 1: 使能
RBCLR	bit18	W	接收缓冲器清除 0: 读取时始终为 0 1: 清除接收缓冲器
RRST	bit17	W	接收器软件复位 0: 读取时始终为 0 1: 软件复位
RXEN	bit16	R/W	接收使能位 0: 禁止 1: 使能
—	bit15-14	—	—
TXFS	bit13	R/W	发送帧停止位选择位 0: 1 位停止位 1: 2 位停止位
TXP	bit12	R/W	发送端口极性选择位 0: 正极性 (标准 UART 极性) 1: 负极性 (反向 UART 极性)
TXMOD<3:0>	bit11-8	R/W	发送数据格式选择位 0000: 8 位数据 0010: 9 位数据 0100: 7 位数据 1000: 8 位数据+偶校验位 1001: 8 位数据+奇校验位 1010: 8 位数据+固定 0 1011: 8 位数据+固定 1 1100: 7 位数据+偶校验位 1101: 7 位数据+奇校验位

			1110: 7 位数据+固定 0 1111: 7 位数据+固定 1 其他: 未用
—	bit7-4	—	—
TXI	bit3	R/W	发送暂停功能使能位 0: 禁止 1: 使能
TBCLR	bit2	W	发送缓冲器清除 0: 读取时始终为 0 1: 清除发送缓冲器
TRST	bit1	W	发送器软件复位 0: 读取时始终为 0 1: 软件复位
TXEN	bit0	R/W	发送使能位 0: 禁止 1: 使能

UART 控制寄存器 1 (UART_CON1)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留														IDM<1:0>	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		BDM<1:0>		保留		BCS<2:0>		保留		RBIM<1:0>		保留		TBIM<1:0>	

—	bit31-18	—	—
IDM<1:0>	bit17-16	R/W	空闲帧检测模式选择位 00: 连续 10 个比特空闲 01: 连续 11 个比特空闲 10: 连续 12 个比特空闲 11: 连续 13 个比特空闲
—	bit15-14	—	—
BDM<1:0>	bit13-12	R/W	自动波特率模式选择位 00: 模式 1 01: 模式 2 10: 模式 3 11: 模式 4
—	bit11	—	—
BCS<2:0>	bit10-8	R/W	波特率时钟预分频选择位 000: 波特率时钟关闭 001: PCLK 010: PCLK/2

			011: PCLK/4 1xx: PCLK/8
—	bit7-6	—	—
RBIM<1:0>	bit5-4	R/W	接收缓冲满中断模式选择位 00: 字节满产生中断 (缓冲器数据多于 1 个字节) 01: 半字满产生中断 (缓冲器数据多于 2 个字节) 10: 字满产生中断 (缓冲器数据多于 4 个字节) 11: 全满产生中断 (缓冲器数据满)
—	bit3-2	—	—
TBIM<1:0>	bit1-0	R/W	发送缓冲空中断模式选择位 00: 字节空产生中断 (缓冲器 1 个字节以上为空) 01: 半字空产生中断 (缓冲器 2 个字节以上为空) 10: 字空产生中断 (缓冲器 4 个字节以上为空) 11: 全空产生中断 (缓冲器全部为空)

注 1: UART_CON1 寄存器中 BDM 模式操作方式如下:

模式 1: 数据流以二进制 1 开始 (即接收数据的最低位为 1B), 检测起始位波特率;

模式 2: 数据流以二进制 10 开始 (即接收数据的最低两位为 01B), 检测起始位及数据第一位波特率;

模式 3: 数据流以二进制 1111_1110 开始 (即接收数据 7FH), 检测起始位及前 7 个数据位;

模式 4: 数据流以二进制 1010_1010 开始 (即接收数据 55H), 检测起始位及前 7 个数据位。

注 2: 若接收的数据的格式为 7 位数据或者 7 位数据之后的校验位不固定为 0 时, 模式 3 和模式 4 将不适用, 必须选择模式 1 和模式 2。其他接收数据格式只要满足各模式起始字符, 可任意配置。

UART 波特率寄存器 (UART_BRR)

偏移地址: 10H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BRINT<11:0>												BRFRA<3:0>			

—	bit31-16	—	—
BRINT<11:0>	bit15-4	R/W	传输波特率整数位
BRFRA<3:0>	bit3-0	R/W	传输波特率小数位

注 1: 当 UART_BRR 表示为 16 位无符号数, 其中 4 位小数位, 12 位整数位, 其数值表示的是 UART 波特率分频数。例如: 0x0104 (十进制为 260) 则表示为分频数 $BRRDIV=260/16=16.25$; 0x0156 (十进制为 342) 则表示为分频数 $BRRDIV=342/16=21.375$ 。

注 2: 当 UART_BRR 表示的波特率分频数小于 1.0 时, 则硬件固定为 $BRRDIV=1.0$ 。

注 3: UART 传输波特率计算公式如下:

$$BAUD = \frac{F_{pclk}}{16 \times n \times BRRDIV}$$

其中 F_{pclk} 为系统时钟频率, n 为波特率时钟预分频数, 由 UART_CON1 寄存器中 BCS<2:0>决定

BCS<2:0>=001 时: n = 1;
BCS<2:0>=010 时: n = 2;
BCS<2:0>=011 时: n = 4;
BCS<2:0>=1xx 时: n = 8。

UART 状态寄存器 (UART_STA)

偏移地址: 14_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								PER3	FER3	PER2	FER2	PER1	FER1	PER0	FER0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	RXBUSY	RBOV	RBPTR<3:0>			保留	TXBUSY	TBOV	TBPTR<3:0>						

—	bit31-24	—	—
PER3	bit23	R	当前读取的 BYTE3 校验错误位 0: 正确 1: 错误
FER3	bit22	R	当前读取的 BYTE3 帧格式错误位 0: 正确 1: 错误
PER2	bit21	R	当前读取的 BYTE2 校验错误位 0: 正确 1: 错误
FER2	bit20	R	当前读取的 BYTE2 帧格式错误位 0: 正确 1: 错误
PER1	bit19	R	当前读取的 BYTE1 校验错误位 0: 正确 1: 错误
FER1	bit18	R	当前读取的 BYTE1 帧格式错误位 0: 正确 1: 错误
PER0	bit17	R	当前读取的 BYTE0 校验错误位 0: 正确 1: 错误
FER0	bit16	R	当前读取的 BYTE0 帧格式错误位 0: 正确 1: 错误
—	bit15-14	—	—
RXBUSY	bit13	R	接收状态位 0: 接收空闲 1: 正在接收
RBOV	bit12	R	接收缓冲器溢出状态位

			0: 未溢出 1: 溢出
RBPTR<3:0>	bit11-8	R	接收缓冲器中数据字节数 0000: 0 字节 1000: 8 字节
—	bit7-6	—	—
TXBUSY	bit5	R	发送状态位 0: 发送空闲 1: 正在发送
TBOV	bit4	R	发送缓冲器溢出状态位 0: 未溢出 1: 溢出
TBPTR<3:0>	bit3-0	R	发送缓冲器中数据字节数 0000: 0 字节 1000: 8 字节

UART 中断使能寄存器 (UART_IE)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	保留	RBROIE	RBREIE	BDEIE	PEIE	FEIE	ROIE	保留				IDIE	RBIE		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						TBWOIE	TBWEIE	保留				TCIE	TBIE		

—	bit31-30	—	—
RBROIE	bit29	R/W	读接收缓冲溢出中断使能位 0: 禁止 1: 使能
RBREIE	bit28	R/W	读接收缓冲错误中断使能位 0: 禁止 1: 使能
BDEIE	bit27	R/W	波特率检测错误中断使能位 0: 禁止 1: 使能
PEIE	bit26	R/W	接收校验错误中断使能位 0: 禁止 1: 使能
FEIE	bit25	R/W	接收帧错误中断使能位 0: 禁止 1: 使能
ROIE	bit24	R/W	接收数据溢出中断使能位

			0: 禁止 1: 使能
—	bit23-18	—	—
IDIE	bit17	R/W	接收空闲帧中断使能位 0: 禁止 1: 使能
RBIE	bit16	R/W	接收缓冲器满中断使能位 0: 禁止 1: 使能
—	bit15-10	—	—
TBWOIE	bit9	R/W	写发送缓冲溢出中断使能位 0: 禁止 1: 使能
TBWEIE	bit8	R/W	写发送缓冲错误中断使能位 0: 禁止 1: 使能
—	bit7-2	—	—
TCIE	bit1	R/W	发送完成中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	发送缓冲器空中断使能位 0: 禁止 1: 使能

UART 中断标志寄存器 (UART_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_0000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	保留	RBROIF	RBREIF	BDEIF	PEIF	FEIF	ROIF	保留				IDIF	RBIF		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留				TBWOIF	TBWEIF	保留				TCIF	TBIF				

—	bit31-30	—	—
RBROIF	bit29	R/W	读接收缓冲溢出中断标志位 0: 读接收缓冲未溢出 1: 读接收缓冲溢出 软件写 1 清除标志位, 写 0 无效
RBREIF	bit28	R/W	读接收缓冲错误中断标志位 0: 读接收缓冲未错误 1: 读接收缓冲错误 软件写 1 清除标志位, 写 0 无效
BDEIF	bit27	R/W	波特率检测错误中断标志位


			0: 波特率检测未错误 1: 波特率检测错误 软件写 1 清除标志位, 写 0 无效
PEIF	bit26	R/W	接收校验错误中断标志位 0: 接收校验正常 1: 接收校验错误 软件写 1 清除标志位, 写 0 无效
FEIF	bit25	R/W	接收帧错误中断标志位 0: 接收帧正常 1: 接收帧错误 软件写 1 清除标志位, 写 0 无效
ROIF	bit24	R/W	接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
—	bit23-18	—	—
IDIF	bit17	R/W	接收空闲帧中断标志位 0: 未接收到空闲帧 1: 接收到空闲帧 软件写 1 清除标志位, 写 0 无效
RBIF	bit16	R	接收缓冲器满中断标志位 0: 非满 1: 满 (满足 RBIM 所选择的条件) 读 UART_RBR 寄存器可清除标志位
—	bit15-10	—	—
TBWOIF	bit9	R/W	写发送缓冲溢出中断标志位 0: 写发送缓冲未溢出 1: 写发送缓冲溢出 软件写 1 清除标志位, 写 0 无效
TBWEIF	bit8	R/W	写发送缓冲错误中断标志位 0: 写发送缓冲未错误 1: 写发送缓冲错误 软件写 1 清除标志位, 写 0 无效
—	bit7-2	—	—
TCIF	bit1	R/W	发送完成中断标志位 0: 发送未完成 1: 发送已完成 软件写 1 清除标志位, 写 0 无效
TBIF	bit0	R	发送缓冲器空中断标志位 0: 非空 1: 空 (满足 TBIM 所选择的条件) 写 UART_TBW 寄存器可清除标志位

注 1: UART 中断禁止时, 如果满足条件仍会置起对应的中断标志位, 只是不会产生中断请求。
注 2: 对 UART_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

UART 发送数据写入寄存器 (UART_TBW)

偏移地址: 20_H

复位值: XXXXXXXX_XXXXXXX_XXXXXXX_XXXXXXX_B




TBW<31:0>	bit31-0	W	<p>写入的发送数据</p> <p>字节写入时: 仅允许对 UART_TBW<7:0>写入 半字写入时: 仅允许对 UART_TBW<15:0>写入 字写入时: 对 UART_TBW<31:0>写入</p>
-----------	---------	---	--

UART 接收数据读取寄存器 (UART_RBR)

偏移地址: 24_H

复位值: 00000000_00000000_00000000_00000000_B



RBR<31:0>	bit31-0	R	<p>读取的接收数据</p> <p>字节读取时: 仅允许对 UART_RBR<7:0>读取 半字读取时: 仅允许对 UART_RBR<15:0>读取 字读取时: 对 UART_RBR<31:0>读取</p>
-----------	---------	---	--

UART 发送缓冲寄存器 0 (UART_TB0)

偏移地址: 40_H

复位值: 00000000_00000000_00000000_00000000_B



—	bit31-14	—	—
TBFF0	bit13	R	<p>发送缓冲器 0 空满标志位</p> <p>0: 空 1: 满</p>

TP0	bit12	R	发送的奇偶校验位 发送缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
TB0<8:0>	bit8-0	R	发送缓冲器 0 数据

UART 发送缓冲寄存器 1 (UART_TB1)

偏移地址: 44_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBFF1	TP1	保留				TB1<8:0>								

—	bit31-14	—	—
TBFF1	bit13	R	发送缓冲器 1 空满标志位 0: 空 1: 满
TP1	bit12	R	发送的奇偶校验位 发送缓冲器 1 对应的奇偶校验位
—	bit11-9	—	—
TB1<8:0>	bit8-0	R	发送缓冲器 1 数据

UART 发送缓冲寄存器 2 (UART_TB2)

偏移地址: 48_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBFF2	TP2	保留				TB2<8:0>								

—	bit31-14	—	—
TBFF2	bit13	R	发送缓冲器 2 空满标志位 0: 空 1: 满
TP2	bit12	R	发送的奇偶校验位 发送缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
TB2<8:0>	bit8-0	R	发送缓冲器 2 数据

UART 发送缓冲寄存器 3 (UART_TB3)

偏移地址: 4C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		TBFF3	TP3	保留				TB3<8:0>							

—	bit31-14	—	—
TBFF3	bit13	R	发送缓冲器 3 空满标志位 0: 空 1: 满
TP3	bit12	R	发送的奇偶校验位 发送缓冲器 3 对应的奇偶校验位
—	bit11-9	—	—
TB3<8:0>	bit8-0	R	发送缓冲器 3 数据

UART 发送缓冲寄存器 4 (UART_TB4)

偏移地址: 50_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		TBFF4	TP4	保留				TB4<8:0>							

—	bit31-14	—	—
TBFF4	bit13	R	发送缓冲器 4 空满标志位 0: 空 1: 满
TP4	bit12	R	发送的奇偶校验位 发送缓冲器 4 对应的奇偶校验位
—	bit11-9	—	—
TB4<8:0>	bit8-0	R	发送缓冲器 4 数据

UART 发送缓冲寄存器 5 (UART_TB5)

偏移地址: 54_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBFF5	TP5	保留				TB5<8:0>								

—	bit31-14	—	—
TBFF5	bit13	R	发送缓冲器 5 空满标志位 0: 空 1: 满
TP5	bit12	R	发送的奇偶校验位 发送缓冲器 5 对应的奇偶校验位
—	bit11-9	—	—
TB5<8:0>	bit8-0	R	发送缓冲器 5 数据

UART 发送缓冲寄存器 6 (UART_TB6)

偏移地址: 58_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBFF6	TP6	保留				TB6<8:0>								

—	bit31-14	—	—
TBFF6	bit13	R	发送缓冲器 6 空满标志位 0: 空 1: 满
TP6	bit12	R	发送的奇偶校验位 发送缓冲器 6 对应的奇偶校验位
—	bit11-9	—	—
TB6<8:0>	bit8-0	R	发送缓冲器 6 数据

UART 发送缓冲寄存器 7 (UART_TB7)

偏移地址: 5C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBFF7	TP7	保留				TB7<8:0>								

—	bit31-14	—	—
TBFF7	bit13	R	发送缓冲器 7 空满标志位 0: 空 1: 满
TP7	bit12	R	发送的奇偶校验位 发送缓冲器 7 对应的奇偶校验位
—	bit11-9	—	—
TB7<8:0>	bit8-0	R	发送缓冲器 7 数据

UART 接收缓冲寄存器 0 (UART_RB0)

偏移地址: 60_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE0	FE0	RBFF0	RP0	保留				RB0<8:0>							

—	bit31-16	—	—
PE0	bit15	R	接收缓冲器 0 数据校验错误标志位 0: 正确 1: 错误
FE0	bit14	R	接收缓冲器 0 数据帧错误标志位 0: 正确 1: 错误
RBFF0	bit13	R	接收缓冲器 0 空满标志位 0: 空 1: 满
RP0	bit12	R	接收的奇偶校验位 接收缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
RB0<8:0>	bit8-0	R	接收缓冲器 0 数据

UART 接收缓冲寄存器 1 (UART_RB1)

偏移地址: 64_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE1	FE1	RBFF1	RP1	保留				RB1<8:0>							

—	bit31-16	—	—
PE1	bit15	R	接收缓冲器 1 数据校验错误标志位 0: 正确 1: 错误
FE1	bit14	R	接收缓冲器 1 数据帧错误标志位 0: 正确 1: 错误
RBFF1	bit13	R	接收缓冲器 1 空满标志位 0: 空 1: 满
RP1	bit12	R	接收的奇偶校验位 接收缓冲器 1 对应的奇偶校验位
—	bit11-9	—	—
RB1<8:0>	bit8-0	R	接收缓冲器 1 数据

UART 接收缓冲寄存器 2 (UART_RB2)

偏移地址: 68_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE2	FE2	RBFF2	RP2	保留			RB2<8:0>								

—	bit31-16	—	—
PE2	bit15	R	接收缓冲器 2 数据校验错误标志位 0: 正确 1: 错误
FE2	bit14	R	接收缓冲器 2 数据帧错误标志位 0: 正确 1: 错误
RBFF2	bit13	R	接收缓冲器 2 空满标志位 0: 空 1: 满
RP2	bit12	R	接收的奇偶校验位 接收缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
RB2<8:0>	bit8-0	R	接收缓冲器 2 数据

UART 接收缓冲寄存器 3 (UART_RB3)

偏移地址: 6C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE3	FE3	RBFF3	RP3	保留				RB3<8:0>							

—	bit31-16	—	—
PE3	bit15	R	接收缓冲器 3 数据校验错误标志位 0: 正确 1: 错误
FE3	bit14	R	接收缓冲器 3 数据帧错误标志位 0: 正确 1: 错误
RBFF3	bit13	R	接收缓冲器 3 空满标志位 0: 空 1: 满
RP3	bit12	R	接收的奇偶校验位 接收缓冲器 3 对应的奇偶校验位
—	bit11-9	—	—
RB3<8:0>	bit8-0	R	接收缓冲器 3 数据

UART 接收缓冲寄存器 4 (UART_RB4)

偏移地址: 70_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE4	FE4	RBFF4	RP4	保留				RB4<8:0>							

—	bit31-16	—	—
PE4	bit15	R	接收缓冲器 4 数据校验错误标志位 0: 正确 1: 错误
FE4	bit14	R	接收缓冲器 4 数据帧错误标志位 0: 正确 1: 错误
RBFF4	bit13	R	接收缓冲器 4 空满标志位 0: 空 1: 满

RP4	bit12	R	接收的奇偶校验位 接收缓冲器 4 对应的奇偶校验位
—	bit11-9	—	—
RB4<8:0>	bit8-0	R	接收缓冲器 4 数据

UART 接收缓冲寄存器 5 (UART_RB5)

偏移地址: 74_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE5	FE5	RBFF5	RP5	保留				RB5<8:0>							

—	bit31-16	—	—
PE5	bit15	R	接收缓冲器 5 数据校验错误标志位 0: 正确 1: 错误
FE5	bit14	R	接收缓冲器 5 数据帧错误标志位 0: 正确 1: 错误
RBFF5	bit13	R	接收缓冲器 5 空满标志位 0: 空 1: 满
RP5	bit12	R	接收的奇偶校验位 接收缓冲器 5 对应的奇偶校验位
—	bit11-9	—	—
RB5<8:0>	bit8-0	R	接收缓冲器 5 数据

UART 接收缓冲寄存器 6 (UART_RB6)

偏移地址: 78_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE6	FE6	RBFF6	RP6	保留				RB6<8:0>							

—	bit31-16	—	—
PE6	bit15	R	接收缓冲器 6 数据校验错误标志位 0: 正确 1: 错误

FE6	bit14	R	接收缓冲器 6 数据帧错误标志位 0: 正确 1: 错误
RBFF6	bit13	R	接收缓冲器 6 空满标志位 0: 空 1: 满
RP6	bit12	R	接收的奇偶校验位 接收缓冲器 6 对应的奇偶校验位
—	bit11-9	—	—
RB6<8:0>	bit8-0	R	接收缓冲器 6 数据

UART 接收缓冲寄存器 7 (UART_RB7)

偏移地址: 7C_H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE7	FE7	RBFF7	RP7	保留				RB7<8:0>							

—	bit31-16	—	—
PE7	bit15	R	接收缓冲器 7 数据校验错误标志位 0: 正确 1: 错误
FE7	bit14	R	接收缓冲器 7 数据帧错误标志位 0: 正确 1: 错误
RBFF7	bit13	R	接收缓冲器 7 空满标志位 0: 空 1: 满
RP7	bit12	R	接收的奇偶校验位 接收缓冲器 7 对应的奇偶校验位
—	bit11-9	—	—
RB7<8:0>	bit8-0	R	接收缓冲器 7 数据

5.2.13 UART应用说明

芯片支持 2 个通用异步接收/发送器为 UART0, UART1。

UART 的发送脉宽调制模式, 使用 T16N 或 BUZ 产生的 PWM 脉冲进行调制, 然后通过 TX0/TX1 端口输出调制后的信号, 与 PWM 脉冲本身是否通过 T16N 输出端口 0 和 T16N 输出端口 1 或 BUZ 端口输出无关, 所以对 T16N 或 BUZ 的输出调制模式, 即使芯片不支持其 I/O 端口复用功能, 仍可以在正确配置后, 产生 PWM 脉冲分别对 TX0, TX1 输出端口的信号进行调制。

5.3 增强型通用异步接收/发送器 (EUART0)

5.3.1 概述

- ◇ 配置为普通 UART 模式，与 UART 功能完全兼容
- ◇ 配置为 7816 模式，支持 7816 通讯协议
- ◇ 支持异步接收器/发送器
- ◇ 支持半双工通讯模式
- ◇ 支持 8 位数据位和 1 位奇偶校验位数据传输格式
- ◇ 支持自动重发重收功能
- ◇ 支持可配置内部时钟输出
- ◇ 支持双通道通讯可配置

5.3.2 结构框图




图 5-23 EUART0 电路结构框图

5.3.3 EUART 端口复用

EUART 复用端口	普通 UART 模式	7816 模式
E0TX0/E0CK0	E0TX0	E0CK0
E0TX1/E0CK1	E0TX1	E0CK1
E0RX0/E0IO0	E0RX0	E0IO0
E0RX1/E0IO1	E0RX1	E0IO1

配置相应 I/O 端口的复用功能为 EUART 通讯端口复用功能。EUART_CON2 寄存器中

配置 MOD=0，选择普通 UART 模式，通讯端口的复用功能为 E0TX0/E0TX1 和 E0RX0/E0RX1。

配置 MOD=1，选择 7816 模式，通讯端口的复用功能为 E0CK0/E0CK1 和 E0IO0/E0IO1。

EUART 模块支持两个独立的内部时钟输出端口 (E0CK0 和 E0CK1)。配置 CK0E/CK1E，可使能 E0CK0/E0CK1 时钟端口，输出芯片内部时钟，配置 CKS<1:0>，可选择输出的时钟源。

EUART 模块支持两个数据端口 (E0IO0 和 E0IO1)，这两个数据端口可分时复用，构成通

讯双通道。配置 CHS，可选择通讯时使用的 E0IO0/E0IO1 数据端口。

5.3.4 普通UART通讯模式

EUART 模块配置为普通 UART 通讯模式后，除不支持发送脉宽调制外，其它功能与 UART 模块一致，可参考与前面章节的相关内容，此处不再描述。

5.3.5 7816 通讯模式的异步接收器和发送器

7816 模式为半双工通讯方式，该模式下 EUART_CON0 寄存器中 RXEN 与 TXEN 使能位无效，由 EUART_CON2 寄存器的 IOC 端口方向控制位交替使能接收器和发送器，并发送或接收 ACK 应答信号，同时控制 E0IO0/E0IO1 端口的输入输出状态。

配置 IOC=1，EUART 发送数据，接收 ACK 应答信号。发送数据时，依次发送起始位（1bit），数据位（8bit，先发低位，后发高位），校验位（1bit）；然后接收 ACK 应答信号。当对连续两帧数据进行背靠背发送时，两帧数据间的间隔必须大于一定的时间，该时间称为保护时间，由通讯双方事先约定。配置 EUART_CON2 寄存器的 ETUS<7:0>，可选择保护时间。每帧数据发送完成后，EUART 均会接收应答信号。EUART_CON2 寄存器中读取 RNACK，可判断是否接收到 ACK 应答信号，其中 1 为 ACK，0 为 NACK。如果在保护时间内未接收到应答信号，还会置起 NACK 中断标志 RNAIF。

配置 IOC=0，EUART 接收数据，发送 ACK 应答信号。接收数据时，先等待起始位，再依次接收数据位（8bit，先收低位，后收高位），校验位（1bit）；然后判断校验位是否正确，正确则发送 ACK 应答，否则发送 NACK，其中 ACK=1，NACK=0。配置 TNAS<1:0>，可选择 NACK 电平的宽度。

配置 PS，可选择数据的奇偶校验方式。发送时，硬件电路自动计算发送数据的奇偶校验位并发送。接收时，硬件电路自动对接收的数据进行奇偶校验，如果校验错误，会置起 EUART_IF 寄存器的奇偶校验错误中断标志 PEIF。

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器。发送缓冲器 TB0~TB4 为只读寄存器，只能通过发送数据寄存器 EUART_TBW 写入。

对异步发送器，数据从写入到发送到端口的数据流示意图如下所示：




图 5-24 7816 通讯模式发送数据流示意图

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器。可通过读取接收数据寄存器 EUART_RBR，得到接收的数据。

对异步接收器，数据从接收端口到各级缓冲器的数据流示意图如下所示：




图 5-25 7816 通讯模式接收数据流示意图

配置 EUART_CON2 寄存器的 ERST，可将 7816 通讯模块软件复位，复位后：禁止数据传输 EUART_CON0 寄存器中 TXEN=0，RXEN=0；EUART_IE 寄存器中禁止各中断

TBIE=0, TBWEIE=0, RBIE=0, ROIE=0, FEIE=0, PEIE=0, RNAIE=0; EUART_IF 寄存器中复位相关中断标志为默认值 TBIF=1, BWEIF=0, RBIF=0, ROIF=0, FEIF=0, PEIF=0, RNAIF=0; 清除发送状态标志 TXBUSY=0, 清除接收状态标志 RXBUSY=0; 置起各发送缓冲器空标志 TBEF0~TBEF3=1; 清除各接收缓冲器满标志 RBFF0~RBFF3=0; 清除各接收缓冲器错误标志 FE0~FE3=0, PE0~PE3=0。

5.3.6 7816 通讯模式的数据格式

7816 模式通讯数据帧为 8 位数据位和 1 位奇偶校验位, 支持两种数据传输格式, 正向约定数据格式和反向约定数据格式。

配置 EUART_CON2 寄存器的 DAS=0, 选择正向约定数据格式。实际发送的数据与写入到寄存器 EUART_TBW 的数据一致。

举例说明正向约定数据格式: 以字节方式向 EUART_TBW 写入数据 0x50, 传输到发送移位寄存器的值为 0x50, 并对 0x50 计算奇偶校验位, E0IO0/E0IO1 端口发送的数据序列依次为“0(起始位)+00001010+校验位”。同理, 如果 E0IO0/E0IO1 端口收到的数据是 0x50, 则读取寄存器 EUART_RBR, 得到的数据为 0x50。

配置 EUART_CON2 寄存器的 DAS=1, 选择反向约定数据格式。实际发送的数据, 是将写入到寄存器 EUART_TBW 的数据, 先高低位互换再取反后的数据。

举例说明反向约定数据格式: 以字节方式向 EUART_TBW 写入数据 0x50, 二进制格式为 01010000, 高低位互换后为 00001010, 再取反后为 11110101, 所以传输到发送移位寄存器的值为 0xF5, 并对 0xF5 计算奇偶校验位, E0IO0/E0IO1 端口发送的数据序列依次为“0(起始位)+10101111+校验位”。同理, 如果 E0IO0/E0IO1 端口收到的数据是 0xF5 时, 则读取寄存器 EUART_RBR, 得到的数据为 0x50。

5.3.7 7816 通讯模式的自动重发功能

7816 模式支持数据自动重发功能。

配置 EUART_CON2 寄存器的 ARTE=0, 禁止自动重发, 当收到 NACK (即应答信号电平为 0) 时, 置起 NACK 中断标志 RNAIF, 且 RNACK=1, 然后继续发送下一个数据帧, 并在发送完成后, 根据 ACK 的状态更新 RNACK 位, 但中断标志 RNAIF 始终保持为 1, 直到 EUART 软件复位或通过软件将该标志清零。

举例说明禁止自动重发时的数据传输过程: 发送移位寄存器中的数据为 0x55, 发送缓冲器 TB3 中的数据为 0xAA。如果数据 0x55 发送成功, 收到 ACK 应答, 则 NACK 中断标志 RNAIF=0, 且 RNACK=0, 然后继续发送数据 0xAA, 并根据发送结果更新 RNAIF 和 RNACK; 如果数据 0x55 发送失败, 未收到 ACK 应答, 则 NACK 中断标志 RNAIF=1, 且 RNACK=1, 然后继续发送数据 0xAA, 并根据发送结果更新 RNACK, 但无论数据 0xAA 发送成功与否, 中断标志 RNAIF 均保持为 1。

配置 EUART_CON2 寄存器的 ARTE=1, 使能自动重发, 当收到 NACK (即应答信号电平为 0) 时, 自动重发前一帧数据, 每次重发均会影响 RNACK, 但不会影响 NACK 中断标志 RNAIF, 配置 ARTS<1:0>, 可选择重发的次数。在数据重发过程中, 若某次重发后, 收到 ACK (即应答信号电平为 1), 则停止重发。若重发次数达到设置的上限后, 数据发送依然失败, 则停止重发, 同时后续未发送的数据也被终止, 置起自动重发失败中断标志 ARTEIF, 清除发送状态标志 TXBUSY。

举例说明使能自动重发时的数据传输过程：发送移位寄存器中的数据为 0x55，发送缓冲器 TB3 中的数据为 0xAA，重发次数为 2 次。如果数据 0x55 发送失败，则发送移位寄存器中的数据依然是 0x55，发送缓冲器 TB3 中的数据依然是 0xAA，NACK 中断标志 RNAIF=1，且 RNACK=1，ARTEIF=0，TXBUSY=1。然后重发第 1 次，如果收到 ACK 应答，则 RNACK=0，RNAIF 仍保持为 1，ARTEIF=0，TXBUSY=1，并继续发送数据 0xAA；如果收到 NACK，则 RNACK=1，RNAIF 保持为 1，ARTEIF=0，TXBUSY=1，并重发第 2 次。如果第 2 次重发依然失败，则停止重发，RNACK=1，RNAIF 保持为 1，ARTEIF=1，TXBUSY=0，并不再继续发送数据 0xAA。

5.3.8 7816 通讯模式的自动重收功能

7816 模式支持数据自动重收功能。EUART_CON2 寄存器中

配置 ARRE=0，禁止自动重收，无论接收数据的奇偶校验值是否与校验位相符，均会在保护时间内发送 ACK（即应答信号电平为 1）。

配置 ARRE=1，使能自动重收，当接收数据的奇偶校验值与校验位不符时，会在保护时间内发送 NACK（即应答信号电平为 0）。如果发送方支持重发功能，在收到 NACK 后会重发前一帧数据。

5.3.9 特殊功能寄存器

EUART 控制寄存器 0 (EUART_CON0)

偏移地址：00H

复位值：00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留		RXP	RXMOD<3:0>			保留			RBCLR	RRST	RXEN				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		TXFS	TXP	TXMOD<3:0>			保留			TBCLR	TRST	TXEN			

—	bit31-29	—	—
RXP	bit28	R/W	接收端口极性选择 0: 正极性（标准 UART 极性） 1: 负极性（反向 UART 极性）
RXMOD<3:0>	bit27-24	R/W	接收数据格式选择位 0000: 8 位数据 0010: 9 位数据 0100: 7 位数据 1000: 8 位数据+偶校验位 1001: 8 位数据+奇校验位 1010: 8 位数据+固定 0 1011: 8 位数据+固定 1 1100: 7 位数据+偶校验位 1101: 7 位数据+奇校验位 1110: 7 位数据+固定 0 1111: 7 位数据+固定 1

			其他：未用
—	bit23-19	—	—
RBCLR	bit18	W	接收缓冲器清除 0: 读取时始终为 0 1: 清除接收缓冲器
RRST	bit17	W	接收器软件复位 0: 读取时始终为 0 1: 软件复位
RXEN	bit16	R/W	接收使能位 0: 禁止 1: 使能
—	bit15-14	—	—
TXFS	bit13	R/W	发送帧停止位选择 0: 1 位停止位 1: 2 位停止位
TXP	bit12	R/W	发送端口极性选择 0: 正极性（标准 UART 极性） 1: 负极性（反向 UART 极性）
TXMOD<3:0>	bit11-8	R/W	发送数据格式选择位 0000: 8 位数据 0010: 9 位数据 0100: 7 位数据 1000: 8 位数据+偶校验位 1001: 8 位数据+奇校验位 1010: 8 位数据+固定 0 1011: 8 位数据+固定 1 1100: 7 位数据+偶校验位 1101: 7 位数据+奇校验位 1110: 7 位数据+固定 0 1111: 7 位数据+固定 1 其他：未用
—	bit7-3	—	—
TBCLR	bit2	W	发送缓冲器清除 0: 读取时始终为 0 1: 清除发送缓冲器
TRST	bit1	W	发送器软件复位 0: 读取时始终为 0 1: 软件复位
TXEN	bit0	R/W	发送使能位 0: 禁止 1: 使能

EUART 控制寄存器 1 (EUART_CON1)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留														RXBUSY	TXBUSY
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留					BCS<2:0>			保留		RBIM <1:0>		保留		TBIM<1:0>	

—	bit31-18	—	—
RXBUSY	bit17	R	接收状态位 0: 接收空闲 1: 正在接收
TXBUSY	bit16	R	发送状态位 0: 发送空闲 1: 正在发送
—	bit15-11	—	—
BCS<2:0>	bit10-8	R/W	波特率时钟预分频选择位 000: 波特率时钟关闭 001: PCLK 010: PCLK/2 011: PCLK/4 1xx: PCLK/8
—	bit7-6	—	—
RBIM <1:0>	bit5-4	R/W	接收缓冲满中断模式选择位 00: 字节满产生中断 (缓冲器数据多于 1 个字节) 01: 半字满产生中断 (缓冲器数据多于 2 个字节) 1x: 全满产生中断 (缓冲器数据 4 字节全满)
—	bit3-2	—	—
TBIM<1:0>	bit1-0	R/W	发送缓冲空中断模式选择位 00: 字节空产生中断 (缓冲器 1 个字节以上为空) 01: 半字空产生中断 (缓冲器 2 个字节以上为空) 1x: 全空产生中断 (缓冲器 4 字节全部为空)

EUART 控制寄存器 2 (EUART_CON2)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留		TXFEND	RNACK	保留			BGTE	ETUS<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CKS<1:0>		ARTS<1:0>		TNAS<1:0>		ARRE	ARTE	PS	DAS	IOC	CHS	CK1E	CK0E	ERST	MOD

—	bit31-30	—	—
---	----------	---	---

TXFEND	bit29	R/W	发送停止位完成标志位 0: 未完成 1: 发送完成
RNACK	bit28	R/W	接收 NACK 状态位 0: 未收到 1: 接收到
—	Bit27-25	—	—
BGTE	bit24	R/W	数据块保护时间使能位 (22ETU) 0: 禁止 1: 使能
ETUS<7:0>	bit23-16	R/W	ETU 保护时间选择位 0: 2 个 ETU 时间 1: 3 个 ETU 时间 ... 255: 257 个 ETU 时间
CKS<1:0>	bit15-14	R/W	ECK 输出时钟源选择位 00: UBC 01: UBC/2 10: UBC/4 11: UBC/8
ARTS<1:0>	bit13-12	R/W	自动重发次数选择位 00: 重发 1 次 01: 最多重发 2 次 10: 最多重发 3 次 11: 连续重发, 直到数据发送正确为止
TNAS<1:0>	bit11-10	R/W	发送 NACK 信号宽度的选择位 00: 1 个 ETU 01: 1.5 个 ETU 1x: 2 个 ETU
ARRE	bit9	R/W	自动重收使能位 0: 禁止 1: 使能
ARTE	bit8	R/W	自动重发使能位 0: 禁止 1: 使能
PS	bit7	R/W	奇偶校验选择位 0: 奇校验 1: 偶校验
DAS	bit6	R/W	数据格式选择位 0: 正向约定 1: 反向约定
IOC	bit5	R/W	EIO 端口方向控制位 0: 接收数据, 发送应答

			1: 发送数据, 接收应答
CHS	bit4	R/W	EIO 通讯通道选择位 0: EIO0 端口 1: EIO1 端口
CK1E	bit3	R/W	ECK1 端口使能位 0: 禁止 1: 使能
CK0E	bit2	R/W	ECK0 端口使能位 0: 禁止 1: 使能
ERST	bit1	W	7816 通讯模块软件复位 0: 读取时始终为 0 1: 软件复位
MOD	bit0	R/W	7816 通讯模式选择 0: 普通 UART 模式 1: 7816 模式

注: UBC 为波特率预分频时钟, 由 BCS[2:0]进行选择。

EUART 波特率寄存器 (EUART_BRR)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						BRR<10:0>									

—	bit31-11	—	—
BRR<10:0>	bit10-0	R/W	传输波特率设置位, 7816 通讯模式同样需要设置波特率

注 1: EUART 传输波特率计算公式如下:

BCS<2:0>=001 时: $F_{pclk}/((BRR+1)*16)$;

BCS<2:0>=010 时: $F_{pclk}/((BRR+1)*32)$;

BCS<2:0>=011 时: $F_{pclk}/((BRR+1)*64)$;

BCS<2:0>=1xx 时: $F_{pclk}/((BRR+1)*128)$ 。

EUART 中断使能寄存器 (EUART_IE)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留			RBREIE	保留	PEIE	FEIE	ROIE	保留						RBIE	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	RNAIE	ARTEIE	保留			TBWEIE	保留					TCIE	TBIE		

—	bit31-29	—	—
RBREIE	bit28	R/W	读接收缓冲错误中断使能位 0: 禁止 1: 使能
—	bit27	—	—
PEIE	bit26	R/W	接收校验错误中断使能位 0: 禁止 1: 使能
FEIE	bit25	R/W	接收帧错误中断使能位 0: 禁止 1: 使能
ROIE	bit24	R/W	接收数据溢出中断使能位 0: 禁止 1: 使能
—	bit23-17	—	—
RBIE	bit16	R/W	接收缓冲器满中断使能位 0: 禁止 1: 使能
—	bit15-14	—	—
RNAIE	bit13	R/W	接收到错误信号中断使能位 0: 禁止 1: 使能
ARTEIE	bit12	R/W	自动重发失败中断使能位 0: 禁止 1: 使能
—	bit11-9	—	—
TBWEIE	bit8	R/W	写发送缓冲错误中断使能位 0: 禁止 1: 使能
—	bit7-2	—	—
TCIE	bit1	R/W	发送完成中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	发送缓冲器空中断使能位 0: 禁止

			1: 使能
--	--	--	-------

EUART 中断标志寄存器 (EUART_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留			RBREIF	保留	PEIF	FEIF	ROIF	保留						RBIF	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	RNAIF	ARTEIF	保留			TBWEIF	保留					TCIF	TBIF		

—	bit31-29	—	—
RBREIF	bit28	R/W	读接收缓冲错误中断标志位 0: 读接收缓冲未错误 1: 读接收缓冲错误 软件写 1 清除标志位, 写 0 无效
—	bit27	—	—
PEIF	bit26	R/W	接收校验错误中断标志位 0: 接收校验正常 1: 接收校验错误 软件写 1 清除标志位, 写 0 无效
FEIF	bit25	R/W	接收帧错误中断标志位 0: 接收帧正常 1: 接收帧错误 软件写 1 清除标志位, 写 0 无效
ROIF	bit24	R/W	接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效
—	bit23-17	—	—
RBIF	bit16	R	接收缓冲器满中断标志位 0: 非满 1: 满 (满足 RBIM 所选择的条件) 读 EUART_RBR 寄存器可清除标志位
—	bit15-14	—	—
RNAIF	bit13	R/W	接收到错误信号中断标志位 0: 未接收到空闲帧 1: 接收到空闲帧 软件写 1 清除标志位, 写 0 无效
ARTEIF	bit12	R/W	自动重发失败中断标志位 0: 自动重发未失败 1: 自动重发失败 软件写 1 清除标志位, 写 0 无效



—	bit11-9	—	—
TBWEIF	bit8	R/W	写发送缓冲错误中断标志位 0: 写发送缓冲未错误 1: 写发送缓冲错误 软件写 1 清除标志位, 写 0 无效
—	bit7-2	—	—
TCIF	bit1	R/W	发送完成中断标志位 0: 发送未完成 1: 发送已完成 软件写 1 清除标志位, 写 0 无效
TBIF	bit0	R	发送缓冲器空中断标志位 0: 非空 1: 空 (满足 TBIM 所选择的条件) 写 EUART_TBW 寄存器可清除标志位

注 1: EUART 中断禁止时, 如果满足条件仍会置起对应的中断标志位, 只是不会产生中断请求。
注 2: 对 EUART_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

EUART 发送数据写入寄存器 (EUART_TBW)

偏移地址: 20H

复位值: 00000000_00000000_00000000_00000000_B





TBW<31:0>	bit31-0	W	写入的发送数据 字节写入时: 仅允许对 TBW<7:0>写入 半字写入时: 仅允许对 TBW<15:0>写入 字写入时: 对 TBW<31:0>写入
-----------	---------	---	---

EUART 接收数据读取寄存器 (EUART_RBR)

偏移地址: 24H

复位值: 00000000_00000000_00000000_00000000_B



RBR<31:0>	bit31-0	R	读取的接收数据
-----------	---------	---	---------

			字节读取时：仅允许对 RBR<7:0>读取 半字读取时：仅允许对 RBR<15:0>读取 字读取时：对 RBR<31:0>读取
--	--	--	---

EUART 发送缓冲寄存器 0/1 (EUART_TB01)

偏移地址：40_H

复位值：00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF1	TP1	保留	TB1<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF0	TP0	保留	TB0<8:0>											

—	bit31-30	—	—
TBEF1	bit29	R	发送缓冲器 1 空标志位 0: 满 1: 空
TP1	bit28	R	发送的奇偶校验位 发送缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
TB1<8:0>	bit24-16	R	发送缓冲器 1
—	bit15-14	—	—
TBEF0	bit13	R	发送缓冲器 0 空标志位 0: 满 1: 空
TP0	bit12	R	发送的奇偶校验位 发送缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
TB0<8:0>	bit8-0	R	发送缓冲器 0

EUART 发送缓冲寄存器 2/3 (EUART_TB23)

偏移地址：44_H

复位值：00100000_00000000_00100000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留	TBEF3	TP3	保留	TB3<8:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TBEF2	TP2	保留	TB2<8:0>											

—	bit31-30	—	—
TBEF3	bit29	R	发送缓冲器 3 空标志位 0: 满 1: 空
TP3	bit28	R	发送的奇偶校验位

			发送缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
TB3<8:0>	bit24-16	R	发送缓冲器 3
—	bit15-14	—	—
TBEF2	bit13	R	发送缓冲器 2 空标志位 0: 满 1: 空
TP2	bit12	R	发送的奇偶校验位 发送缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
TB2<8:0>	bit8-0	R	发送缓冲器 2

EUART 接收缓冲寄存器 0/1 (EUART_RB01)

偏移地址: 48_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE1	FE1	RBFF1	RP1	保留			RB1<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE0	FE0	RBFF0	RP0	保留			RB0<8:0>								

PE1	bit31	R	接收缓冲器 1 数据校验错误标志位 0: 正确 1: 错误
FE1	bit30	R	接收缓冲器 1 数据帧错误标志位 0: 正确 1: 错误
RBFF1	bit29	R	接收缓冲器 1 满标志位 0: 空 1: 满
RP1	bit28	R	接收的奇偶校验位 接收缓冲器 1 对应的奇偶校验位
—	bit27-25	—	—
RB1<8:0>	bit24-16	R	接收缓冲器 1
PE0	bit15	R	接收缓冲器 0 数据校验错误标志位 0: 正确 1: 错误
FE0	bit14	R	接收缓冲器 0 数据帧错误标志位 0: 正确 1: 错误
RBFF0	bit13	R	接收缓冲器 0 满标志位 0: 空 1: 满

RP0	bit12	R	接收的奇偶校验位 接收缓冲器 0 对应的奇偶校验位
—	bit11-9	—	—
RB0<8:0>	bit8-0	R	接收缓冲器 0

EUART 接收缓冲寄存器 2/3 (EUART_RB23)

偏移地址: 4C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
PE3	FE3	RBFF3	RP3	保留			RB3<8:0>								
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
PE2	FE2	RBFF2	RP2	保留			RB2<8:0>								

PE3	bit31	R	接收缓冲器 3 数据校验错误标志位 0: 正确 1: 错误
FE3	bit30	R	接收缓冲器 3 数据帧错误标志位 0: 正确 1: 错误
RBFF3	bit29	R	接收缓冲器 3 满标志位 0: 空 1: 满
RP3	bit28	R	接收的奇偶校验位 接收缓冲器 3 对应的奇偶校验位
—	bit27-25	—	—
RB3<8:0>	bit24-16	R	接收缓冲器 3
PE2	bit15	R	接收缓冲器 2 数据校验错误标志位 0: 正确 1: 错误
FE2	bit14	R	接收缓冲器 2 数据帧错误标志位 0: 正确 1: 错误
RBFF2	bit13	R	接收缓冲器 2 满标志位 0: 空 1: 满
RP2	bit12	R	接收的奇偶校验位 接收缓冲器 2 对应的奇偶校验位
—	bit11-9	—	—
RB2<8:0>	bit8-0	R	接收缓冲器 2

5.3.10 EUART应用说明

芯片支持 1 个增强型通用异步接收/发送器 EUART0。

5.4 SPI同步串口通讯控制器 (SPI0/SPI1)

以 SPI0 为例，SPI1 同 SPI0。

5.4.1 概述

- ◇ 支持主控模式、从动模式
- ◇ 支持 4 种数据传输格式
- ◇ 支持主控模式通讯时钟速率可配置
- ◇ 支持 1 到 8 位帧位宽选择
- ◇ 支持 4 级发送缓冲器和 4 级接收缓冲器
- ◇ 支持发送和接收缓冲器空/满中断
- ◇ 支持接收数据溢出中断、发送数据写错误中断、从动模式的发送数据错误中断
- ◇ 支持从动模式的片选变化中断、主控模式的空闲状态中断
- ◇ 支持主控模式延迟接收
- ◇ 支持主控模式发送间隔

5.4.2 结构框图




图 5-26 SPI0 电路结构框图

5.4.3 SPI通讯模式

SPI 支持主控和从动两种通讯模式，配置 SPI_CON 寄存器的 MS 位，可选择通讯模式。

通讯时钟端口为 SCK0，从动模式下的片选信号端口为 NSS0，数据输出端口 MISO0，数据输入端口 MOSI0，主控模式下可使用普通 I/O 端口作为片外从设备的片选信号端口，数据输出端口 MOSI0，数据输入端口 MISO0。具体见下表所示：

SPI 通讯端口	SPI 主控模式	SPI 从动模式
SCK0	支持	支持
MOSI0	支持	支持
MISO0	支持	支持
NSS0	—	支持

5.4.4 SPI数据格式

配置 SPI_CON 寄存器的 DFS，可选择 SPI 通讯数据格式，数据发送和接收时，均是高位在前，低位在后。如果是发送数据在先，接收数据在后，输出端口 MOSI0(或 MISO0) 会在第一个 SCK0 时钟边沿，输出数据的 MSB 位；反之输出端口 MOSI0 (或 MISO0) 在第一个 SCK0 时钟边沿之前，输出数据的 MSB 位。

以下以 SPI 从动通讯模式为例，对数据通讯时序进行说明。

SPI_CON 寄存器中 DFS<1:0> = 00，上升沿发送（先），下降沿接收（后）：




图 5-27 SPI0 时钟上升沿发送，下降沿接收波形示意图

DFS<1:0> = 01，下降沿发送（先），上升沿接收（后）：




图 5-28 SPI0 时钟下降沿发送，上升沿接收波形示意图

DFS<1:0> = 10，上升沿接收（先），下降沿发送（后）：




图 5-29 SPI0 时钟上升沿接收，下降沿发送波形示意图

DFS<1:0> = 11，下降沿接收（先），上升沿发送（后）：




图 5-30 SPI0 时钟下降沿接收，上升沿发送波形示意图

5.4.5 SPI 帧位宽

SPI 传输帧位宽可变，配置 SPI_CON 寄存器的 DW<2:0>，可以设置传输帧位宽为 1~8 位。

SPI 模块支持同步发送器与同步接收器，容量均为 4 个字节，采用以下对齐方式：

SPI 帧位宽 1~8 时，发送/接收缓冲器采用字节对齐方式，每一级缓冲器中存储一帧数据，SPI 同步发送器或者同步接收器中最多可缓冲 4+1 帧数据；

以上对齐方式均采用低位对齐，以上“+1”帧数据为移位寄存器中存储的一帧数据，下文中将做详细介绍。

5.4.6 SPI 同步发送器

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 5 帧数据。发送缓冲器 TB0~TB3 为只读寄存器，只能通过发送数据寄存器 SPI_TBW 写入。

发送数据寄存器 SPI_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0~TB3 中，再传输到发送移位寄存器，通过发送数据端口 MOSI0（或 MISO0）进行数据发送。

发送数据寄存器 SPI_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

字节方式写入 SPI_TBW 时，发送数据被写入到发送缓冲器 TB0；半字方式写入 SPI_TBW 时，发送数据被同时写入到发送缓冲器 TB0 和 TB1，其中低字节存放在 TB1 中；字方式写入 SPI_TBW 时，发送数据被同时写入到发送缓冲器 TB0~TB3，其中低字节存放在 TB3 中。

发送数据从写入到发送到端口的数据流示意图如下所示（以主控模式为例）：




图 5-31 SPI 发送数据流示意图

支持发送缓冲器空中断，配置 SPI_IE 寄存器的 TBIM，可选择中断模式。

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB0 为空时，SPI_IF 寄存器会置起中

断标志 TBIF;

TBIM<1:0>=01, 为半字空产生中断, 即发送缓冲器 TB0 和 TB1 均为空时, SPI_IF 寄存器会置起中断标志 TBIF;

TBIM<1:0>=10, 为字空产生中断, 即发送缓冲器 TB0~TB3 均为空时, SPI_IF 寄存器会置起中断标志 TBIF。

支持发送数据寄存器 SPI_TBW 误写中断, 当对 SPI_TBW 的写入方式, 与发送缓冲器 TB0~TB3 的空闲状态冲突时, 或写入操作访问错误时, SPI_IF 寄存器会置起误写中断标志 TBWEIF。

5.4.7 SPI同步接收器

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器, 可进行数据的连续接收, 直到接收缓冲器和移位寄存器全满, 最多可连续接收 5 帧数据, 再执行数据读取操作。读取接收数据寄存器 SPI_RBR, 可得到接收的数据, SPI_STA 寄存器中对应的接收缓冲器清除满标志 RBFF0~RBFF3; 也可以读取接收缓冲器 RB0~RB3 得到接收的数据, 但不会清除满标志 RBFF0~RBFF3。

接收数据寄存器 SPI_RBR 为一个虚拟地址单元, 物理上不存在实际的寄存器电路, 读该寄存器地址单元时, 实际上是读取接收缓冲器 RB0~RB3 中的数据。

接收数据寄存器 SPI_RBR 支持 3 种读取方式: 字节读取, 半字读取和字读取。

字节方式读取 SPI_RBR 时, 实际是读取接收缓冲器 RB0 的数据; 半字方式读取 SPI_RBR 时, 实际是同时读取接收缓冲器 RB0 和 RB1 的数据, 其中 RB0 中的数据为低字节; 字方式读取 SPI_RBR 时, 实际是同时读取接收缓冲器 RB0~RB3, 其中 RB0 中的数据为低字节。

接收数据从接收端口到各级缓冲器的数据流示意图如下所示 (以主控模式为例):



图 5-32 SPI0 接收数据流示意图

同步接收器的接收顺序如下:

当同步接收器全空时, 接收移位寄存器的数据自动移入 RB0;

仅 RB1~RB3 空时, 接收移位寄存器的数据自动移入 RB1;

仅 RB2~RB3 空时, 接收移位寄存器的数据自动移入 RB2;

仅 RB2~RB3 空时, 接收移位寄存器的数据自动移入 RB3。

接收缓冲器 RB0~RB3 的数据移到下一级缓冲器后, 会清除其接收满标志 RBFF0~RBFF3。

当 4 级接收缓冲器和 1 级接收移位寄存器均满时, 如果再次接收到数据位, SPI_IF 寄存器中会置起接收数据溢出中断标志 ROIF, 同时不会接收新数据, 缓冲器数据仍保持。

支持接收缓冲器满中断, 配置 SPI_IE 寄存器的 RBIM, 可选择中断模式。

RBIM<1:0>=00, 为字节满产生中断, 即接收缓冲器 RB0 为满时, SPI_IF 寄存器中会置起中断标志 RBIF;

RBIM<1:0>=01, 为半字满产生中断, 即接收缓冲器 RB0 和 RB1 均为满时, SPI_IF 寄存器中会置起中断标志 RBIF;

RBIM<1:0>=10, 为字满产生中断, 即接收缓冲器 RB0~RB3 均为满时, SPI_IF 寄存器中会置起中断标志 RBIF。

5.4.8 SPI通讯控制

配置 SPI 通讯模式, 数据格式; 对主控制模式, 还需配置 SPI_CKS, 设定传输时钟速率, 并选择是否使能接收延迟和发送间隔, 对从动模式, 传输时钟由主机方提供; SPI_CON 寄存器中配置 EN 和 REN, 使能数据发送和接收; 将要发送的数据写入发送数据寄存器 SPI_TBW, 就可以开始数据的发送, 读取接收数据寄存器 SPI_RBR, 可以获得接收到的数据。

SPI 主控模式下, 发送缓冲器和发送移位寄存器中的数据发送完毕后, 进入空闲状态, SPI_STA 寄存器中会置起空闲标志 IDLE, 并且 SPI_IF 寄存器中产生空闲中断标志 IDIF。

SPI 从动模式下, 如果发送缓冲器 TB0~TB3 和发送移位寄存器均为空时, 又收到主机提供的通讯时钟, 则 SPI_IF 寄存器中会置起发送错误中断标志 TEIF。

SPI 从动模式, 支持片选信号变化中断, 配置 SPI_IE 寄存器的 NSSIE, 可使能该中断。

配置 SPI_CON 寄存器的 RST 位, 可将 SPI 通讯模块软件复位, 复位后: 禁止数据通讯 EN=0; SPI_IE 寄存器中禁止相关中断 TBIE=0, TBWEIE=0, RBIE=0, TEIE=0, ROIE=0, IDIE=0, NSSIE=0; SPI_IF 寄存器中复位相关中断标志为默认值 TBIF=1, TBWEIF=0, RBIF=0, TEIF=0, ROIF=0, IDIF=0, NSSIF=0; SPI_STA 寄存器中置起空闲标志 IDLE=1; 置起各发送缓冲器空标志 TBEF0~TBEF3=1; 清除各接收缓冲器满标志 RBFF0~RBFF3=0。

5.4.9 SPI延迟接收功能

SPI 通讯时, 是利用时钟的上升/下降沿分别对数据的发送和接收进行同步。正常通讯时, 对主机接收数据来说, 从机送出的数据应在半个时钟周期内, 到达主机接收端口, 否则会造成主机接收数据的丢失。

SPI 主控模式支持延迟接收功能, 配置 SPI_CON 寄存器的 DRE, 可使能该功能, 主机会再延迟半个时钟周期, 在下一个发送时钟边沿处, 进行数据的接收采集。所以延迟接收功能使能后, 从机发送端口和主机接收端口之间的线路延时, 最大可接近 1 个通讯时钟周期。

举例说明 SPI 延迟接收功能: SPI_CON 寄存器中 DFS<1:0>=00, 上升沿发送 (先), 下降沿接收 (后)。




图 5-33 SPI 延迟接收功能波形示意图

5.4.10 SPI数据帧发送间隔功能

SPI 主控模式支持数据帧发送间隔功能，配置 SPI_CON 寄存器的 TME，可启用该功能，配置 TMP，可设定发送间隔周期。当使能 SPI 数据帧发送间隔功能时，每帧数据发送完成后，会等待预先设定的发送间隔时间，再发送下一帧数据。

5.4.11 特殊功能寄存器

SPI 控制寄存器 (SPI_CON)

偏移地址: 00H

复位值: 00000111_00000000_00000000_00000000B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RXCLR	TXCLR	保留	DW<2:0>			TMP<5:0>					TMS	TME			
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								DFS<1:0>	DRE	保留	REN	MS	RST	EN	

RXCLR	bit31	W	SPI 接收缓冲器清空控制位 0: 无效 1: 清空接收缓冲器
TXCLR	bit30	W	SPI 发送缓冲器清空控制位 0: 无效 1: 清空发送缓冲器
—	bit29-27	—	—
DW<2:0>	bit26-24	R/W	SPI 发送帧位宽 (1~8 位) 一帧数据位宽为 DW<2:0>+1 位
TMP<5:0>	bit23-18	R/W	SPI 帧发送间隔周期设置位 (仅主控模式支持) 详细说明见备注
TMS	bit17	R	SPI 帧发送间隔状态标志位 (仅主控模式支持) 0: 非发送间隔状态 1: 发送间隔状态
TME	bit16	R/W	SPI 帧发送间隔使能位 (仅主控模式支持) 0: 禁止

			1: 使能
—	bit15-8	—	—
DFS<1:0>	bit7-6	R/W	SPI 通讯数据格式 00: 上升沿发送（先），下降沿接收（后） 01: 下降沿发送（先），上升沿接收（后） 10: 上升沿接收（先），下降沿发送（后） 11: 下降沿接收（先），上升沿发送（后）
DRE	bit5	R/W	SPI 延迟接收使能位（仅主控模式支持） 0: 禁止 1: 使能
—	bit4	—	—
REN	bit3	R/W	SPI 接收使能位 0: 禁止 1: 使能（需 EN 同时使能）
MS	bit2	R/W	SPI 通讯模式选择位 0: 主控模式 1: 从动模式
RST	bit1	W	SPI 软件复位 0: 读取时始终为 0 1: 软件复位，自动清零
EN	bit0	R/W	SPI 通讯使能位 0: 禁止 1: 使能（SPI 通讯使能，但仅使能数据发送）

注 1: SPI 帧发送间隔周期计算公式如下:

$$T_{SCK} * (1 + TMP), \text{ 即时间间隔为 } 1\sim 64 \text{ 个通讯时钟周期 } T_{SCK}。$$

注 2: 由于不同的通讯数据格式对端口的初始电平要求是不同的（参见上面各通讯波形示意图），因此若无法确定使能 SPI 之前的 SPI 端口的初始值，必须先配置通讯数据格式控制位，对 SPI 端口初始电平进行自动设置；然后再通过对 SPI_CON 寄存器的 EN 和 REN 置 1 来使能 SPI 发送和接收。即 SPI_CON 寄存器需要分两次写入，否则易产生通信错误。

SPI 发送数据写入寄存器 (SPI_TBW)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBW<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBW<15:0>															

TBW<31:0>	bit31-0	W	写入的发送数据 字节写入时：仅允许对 TBW<7:0>写入
-----------	---------	---	---

			半字写入时：仅允许对 TBW<15:0>写入 字写入时：对 TBW<31:0>写入
--	--	--	--

SPI 接收数据读取寄存器 (SPI_RBR)

偏移地址：0C_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RBR<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBR<15:0>															

RBR<31:0>	bit31-0	R	读取的接收数据 字节读取时：仅允许对 RBR<7:0>读取 半字读取时：仅允许对 RBR<15:0>读取 字读取时：对 RBR<31:0>读取
-----------	---------	---	---

SPI 中断使能寄存器 (SPI_IE)

偏移地址：10_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		RBIM<1:0>		TBIM<1:0>		保留		TBWEIE	NSSIE	IDIE	ROIE	TEIE	RBIE	TBIE	

—	bit31-12	—	—
RBIM<1:0>	bit11-10	R/W	SPI 接收缓冲器满中断模式选择位 00: RB0 满产生中断 01: RB0 与 RB1 满产生中断 10: RB0~ RB3 全满产生中断 11: 保留
TBIM<1:0>	bit9-8	R/W	SPI 发送缓冲器空中断模式选择位 00: TB0 空产生中断 01: TB0 与 TB1 空产生中断 10: TB0~TB3 全空产生中断 11: 保留
—	bit7	—	—
TBWEIE	bit6	R/W	SPI 发送数据写错误中断使能位 0: 禁止 1: 使能
NSSIE	bit5	R/W	SPI 片选变化中断使能位 (仅从动模式支持) 0: 禁止

			1: 使能
IDIE	bit4	R/W	SPI 空闲状态中断使能位（仅主控模式支持） 0: 禁止 1: 使能
ROIE	bit3	R/W	SPI 接收数据溢出中断使能位 0: 禁止 1: 使能
TEIE	bit2	R/W	SPI 发送数据错误中断使能位（仅从动模式支持） 0: 禁止 1: 使能
RBIE	bit1	R/W	SPI 接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit0	R/W	SPI 发送缓冲器空中断使能位 0: 禁止 1: 使能

SPI 中断标志寄存器 (SPI_IF)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000001_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留									TBWEIF	NSSIF	IDIF	ROIF	TEIF	RBIF	TBIF

—	bit31-7	—	—
TBWEIF	bit6	R/W	SPI 发送数据写错误中断标志位 0: 未发生写错误 1: 发生写错误, 可能会出现下列错误: 对 SPI_TBW 字写入时, TB0~TB3 未全空; 对 SPI_TBW 半字写入时, TB0~TB3 未半空; 对 SPI_TBW 字节写入时, TB0~TB3 全满; 对 SPI_TBW<31:16>进行半字写入; 对 SPI_TBW<31:8>进行字节写入。 软件写 1 清除标志位, 写 0 无效
NSSIF	bit5	R/W	SPI 片选变化中断标志位（仅从动模式支持） 0: 片选信号未发生变化 1: 片选信号发生变化 软件写 1 清除标志位, 写 0 无效
IDIF	bit4	R/W	SPI 空闲中断标志位（仅主控模式支持） 0: 未进入空闲状态 1: 进入空闲状态

			软件写 1 清除标志位，写 0 无效；或软件写寄存器 SPI_TBW 清除标志位
ROIF	bit3	R/W	SPI 接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位，写 0 无效
TEIF	bit2	R/W	SPI 发送错误中断标志位（仅从动模式支持） 0: 未发生发送错误 1: 发生发送错误：发送缓冲器和发送移位寄存器全空时，又收到主控方提供的通讯时钟 软件写 1 清除标志位，写 0 无效
RBIF	bit1	R	SPI 接收缓冲器满中断标志位 读 SPI_RBR 寄存器可清除中断标志位
TBIF	bit0	R	SPI 发送缓冲器空中断标志位 写 SPI_TBW 寄存器可清除中断标志位

注 1: SPI 中断禁止时，如果满足条件仍会置起对应的中断标志位，只是不会产生中断请求。

注 2: 对 SPI_IF 寄存器中的各中断标志位，写 0 无效，写 1 才能清除标志位；读操作时，读取的值为 1 表示有中断发生。

SPI 发送缓冲寄存器 (SPI_TB)

偏移地址: 18_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TB3<7:0>								TB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TB1<7:0>								TB0<7:0>							

TB3<7:0>	bit31-24	R	发送数据缓冲器 3
TB2<7:0>	bit23-16	R	发送数据缓冲器 2
TB1<7:0>	bit15-8	R	发送数据缓冲器 1
TB0<7:0>	bit7-0	R	发送数据缓冲器 0

SPI 接收缓冲寄存器 (SPI_RB)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RB3<7:0>								RB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RB1<7:0>								RB0<7:0>							

RB3	bit31-24	R	接收数据缓冲器 3
-----	----------	---	-----------

RB2	bit23-16	R	接收数据缓冲器 2
RB1	bit15-8	R	接收数据缓冲器 1
RB0	bit7-0	R	接收数据缓冲器 0

SPI 状态寄存器 (SPI_STA)

偏移地址: 20_H

复位值: 00000000_00000001_00001111_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															IDLE
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBFF3	RBFF2	RBFF1	RBFF0	TBEF3	TBEF2	TBEF1	TBEF0	NSS	保留						

—	bit31-17	—	—
IDLE	bit16	R	SPI 空闲标志位 (仅主控模式支持) 0: 非空闲状态 1: 空闲状态
RBFF3	bit15	R	RB3 满标志位 0: 空 1: 满
RBFF2	bit14	R	RB2 满标志位 0: 空 1: 满
RBFF1	bit13	R	RB1 满标志位 0: 空 1: 满
RBFF0	bit12	R	RB0 满标志位 0: 空 1: 满
TBEF3	bit11	R	TB3 空标志位 0: 满 1: 空
TBEF2	bit10	R	TB2 空标志位 0: 满 1: 空
TBEF1	bit9	R	TB1 空标志位 0: 满 1: 空
TBEF0	bit8	R	TB0 空标志位 0: 满 1: 空
NSS	bit7	R	SPI 片选标志位 (仅从动模式支持) 0: 选中

—	bit6-0	—	1: 未选中
—	—	—	—

SPI 波特率设置寄存器 (SPI_CKS)

偏移地址: 24_H

复位值: 00000000_00000000_00000000_00001000

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						CKS<9:0>									

—	bit31-10	—	—
CKS<9:0>	bit9-0	R/W	SPI 通讯波特率设置位 (仅主控模式支持) SPI 通讯波特率计算公式如下: CKS<9:0>=0x000 时: F_{PCLK} ; CKS<9:0>=0x001~0x3FF 时: $F_{PCLK}/(CKS * 2)$

注 1: SPI 通讯波特率计算公式如下, SPI_CKS 寄存器中:

CKS<9:0>=0x000 时: F_{PCLK} ;

CKS<9:0>=0x001~0x3FF 时: $F_{PCLK}/(CKS * 2)$ 。

5.4.12 SPI应用说明

芯片支持 2 个 SPI 同步串口通讯控制器, 为 SPI0 与 SPI1。

为保证 SPI 的正常通信, SPI 的配置需遵循如下要求:

- 1) 选择 SPI 通讯端口使用滤波器时, SPI 的通讯时钟频率必须小于 20Mz, 为确保通讯稳定性, 建议在 SPI 通讯过程中, 使能 SPI 通讯端口滤波器。
- 2) SPI 的帧位宽与 SPI_CKS 寄存器 CKS 的配置存在以下关系:
 当 SPI 帧位宽选择 5~8 位时, $CKS \geq 0$;
 当 SPI 帧位宽选择 2~4 位时, $CKS \geq 1$;
 当 SPI 帧位宽选择 1 位时, $CKS > 2$ 。
- 3) 由于不同的通讯数据格式对端口的初始电平要求是不同的 (参见上面各通讯波形示意图), 因此若无法确定使能 SPI 之前的 SPI 端口的初始值, 必须先配置通讯数据格式控制位, 对 SPI 端口初始电平进行自动设置; 然后再通过对 SPI_CON 寄存器的 EN 和 REN 置 1 来使能 SPI 发送和接收, 即对 SPI_CON 寄存器分两步写入。

5.5 I2C总线串口通讯控制器（I2C0）

5.5.1 概述

- ◇ 支持单主控模式
 - 支持自动重复寻呼功能
 - 支持自动发送“停止位”功能
 - 支持数据应答延迟功能
 - 支持数据帧传输间隔功能
 - 支持软件触发“起始位”
 - 支持软件触发“停止位”
 - 支持软件触发数据接收，接收模式可配
- ◇ 支持从动模式
 - 支持7位从机地址可配
 - 支持从机地址匹配中断标志
 - 支持接收“停止位”中断标志
 - 支持时钟线自动下拉等待请求功能
 - 支持自动发送“未应答”功能
- ◇ 支持4级发送缓冲器和4级接收缓冲器
- ◇ 通讯端口 SCL0 和 SDA0，均支持输出模式可配置：推挽输出或开漏输出
- ◇ 通讯端口 SCL0 和 SDA0 支持16倍速采样器可配置
- ◇ 支持发送和接收缓冲器空/满中断
- ◇ 支持起始位中断、停止位中断
- ◇ 支持接收数据溢出中断、发送数据写错误中断

5.5.2 结构框图




图 5-34 I2C 电路结构框图

5.5.3 I2C总线基本原理

5.5.3.1 I2C通讯协议

I2C 总线通讯协议，读写操作示意图如下所示：




图 5-35 I2C 总线通讯协议示意图

I2C 通讯由主控制器发起，发送启动信号 S 控制总线，发送停止信号 P 释放总线。

I2C 总线上可以同时有多个主控制器（前提是每个主控制器都支持多主机仲裁机制），并至少需要一个从动器，且每一个从动器都必须有一个独立且唯一的寻呼地址。

主控制器在发送启动信号后，紧接着发送寻呼从机地址和读写控制位。

读写控制位 R/\overline{W} ，用于通知从动器数据传送的方向，“0”表示由主控制器向从动器“写”数据，“1”表示由主控制器向从动器“读”数据。

I2C 通讯协议支持应答机制，即发送方每传送一个字节的的数据（包括寻呼地址），接收方必须反馈一个应答信号（ACK 或 NACK），发送方再根据应答信号进行下一步的操作。

如果主控制器和从动器的时钟端口（SCL）都使用输出开漏设计，且主控制器支持时钟线等待请求操作，那么从动器可以在时钟线为低电平时下拉时钟线，使主控制器等待从动器，直到从动器释放时钟线。

I2C 通讯时，每个数据字节在传输时都是高位在前，低位在后。

I2C 通讯时，数据线 SDA 的数据信号电平，只在时钟线 SCL 的低电平期间变化，在 SCL 高电平期间应保持稳定。如果 SDA 电平在 SCL 高电平期间变化，则会触发起始位或停止位，由高到低变化触发起始位，由低到高变化触发停止位。

5.5.3.2 I2C数据传输格式

I2C 通讯时，根据从动器的具体设计规格，确定实际的数据传输格式。以下只介绍一种常用的 I2C 通讯数据传输格式：




图 5-36 I2C 主控器写入从动器数据示意图




图 5-37 I2C 主控器读取从动器数据示意图

5.5.4 I2C通讯端口配置

I2C 通讯端口 SCL0 和 SDA0，均支持推挽输出和开漏输出两种模式，配置 I2C_CON 寄存器的 SCLOD 和 SDAOD，可分别进行选择。

推挽输出是 I/O 端口的标准输出，输出数据 0 和 1 时，I/O 端口电平也分别为 0 和 1。

对推挽输出模式，存在端口电平冲突的风险。例如：当主控器输出 0，而从动器输出 1 时，会发生端口信号电平冲突，导致端口状态不确定。

开漏输出是 I2C 总线协议中的标准模式，可以避免端口电平冲突问题。开漏输出端口的示意图如下所示：




图 5-38 开漏输出端口示意图

开漏输出端口的高电平由 I2C 总线的上拉电阻提供, 而低电平由主控器与从动器共同决定。任何一方都可以将总线电平下拉到 0, 但只有当双方都释放总线后, 总线电平才能被上拉到 1。

5.5.5 I2C 时基定时器与 16 倍速采样器

通讯端口 SCL0 和 SDA0 支持 16 倍速采样器, 配置 I2C_CON 寄存器的 SCLSE, SDASE 可 使能两个端口的采样器。I2C 时基定时器的计数周期, 作为 16 倍速采样器的采样周期。

在 I2C 主控模式下, I2C 时基定时器还用于提供通讯传输波特率。

如果需要使用 16 倍速采样器, 或使用 I2C 主控模式, 均必须使能 I2C 时基定时器。配置 I2C_CON 寄存器的 TJE, 可使能该时基定时器, 配 TJP, 可设定时基定时周期。

I2C 主控模式下, 总线端口信号的时序参数如下:

参数名称	参数符号	使能 16 倍速采样器	禁止 16 速倍采样器
启动/重启动位建立时间	T _{SU:S}	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
启动/重启动位保持时间	T _{HD:S}	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
停止位建立时间	T _{SU:P}	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
停止位保持时间	T _{HD:P}	$> T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
数据/应答位建立时间	T _{SU:DA}	$> T_{osc} \times (T_{JP}+1) \times 4$	$T_{osc} \times (T_{JP}+1) \times 4$
数据/应答位保持时间	T _{HD:DA}	$> T_{osc} \times (T_{JP}+1) \times 8$	$T_{osc} \times (T_{JP}+1) \times 4$
通讯时钟高电平脉宽	T _{HIGH}	$T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$
通讯时钟低电平脉宽	T _{LOW}	$T_{osc} \times (T_{JP}+1) \times 12$	$T_{osc} \times (T_{JP}+1) \times 8$

表 5-1 I2C 总线端口信号的时序参数列表




图 5-39 I2C 总线端口信号的波形示意图

使能 16 倍速采样器后，采样器对 I2C 总线进行采样，而 I2C 总线由于上拉电阻的作用，开始时的电平是不稳定的，当 I2C 总线电平稳定后，采样器的输出才能稳定。因此，这段不稳定的时间将造成 I2C 传输波特率的下降，下降程度取决于总线电平上升边沿的时间。

I2C 主控模式下，传输波特率计算公式如下（Fosc 为系统时钟频率）：

使能通讯端口的 16 倍速采样器时： $F_{SCL}=F_{osc} / ((TJP+1) \times 24)$ ；

禁止通讯端口的 16 倍速采样器时： $F_{SCL}=F_{osc} / ((TJP+1) \times 16)$ 。

5.5.6 I2C 通讯发送器

支持 4 级发送缓冲器 TB0, TB1, TB2, TB3 和 1 级发送移位寄存器，可进行数据的连续发送，直到发送缓冲器和移位寄存器全空，最多可连续写入和发送 5 帧数据。发送缓冲器 TB0~TB3 为只读寄存器，只能通过发送数据寄存器 I2C_TBW 写入。

发送数据寄存器 I2C_TBW 为一个虚拟地址单元，物理上不存在实际的寄存器电路，写该寄存器地址单元时，实际上是将发送数据写入到发送缓冲器 TB0~TB3 中，再传输到发送移位寄存器，通过数据端口 SDA0 进行数据发送。

发送数据寄存器 I2C_TBW 支持 3 种写入方式：字节写入，半字写入和字写入。

字节方式写入 I2C_TBW 时，发送数据被写入到发送缓冲器 TB0；半字方式写入 I2C_TBW 时，发送数据被同时写入到发送缓冲器 TB0 和 TB1，其中低字节存放在 TB1 中；字方式写入 I2C_TBW 时，发送数据被同时写入到发送缓冲器 TB0~TB3，其中低字节存放在 TB3 中。

发送数据从写入到发送到端口的数据流示意图如下所示：




图 5-40 I2C 发送数据流示意图

支持发送缓冲器空中断，配置 I2C_IE 寄存器的 TBIM，可选择中断模式。

TBIM<1:0>=00，为字节空产生中断，即发送缓冲器 TB0 为空时，会置起 I2C_IF 寄存器的中断标志 TBIF；

TBIM<1:0>=01，为半字空产生中断，即发送缓冲器 TB0 和 TB1 均为空时，会置起 I2C_IF 寄存器的中断标志 TBIF；

TBIM<1:0>=10，为字空产生中断，即发送缓冲器 TB0, TB1, TB2 和 TB3 均为空时，会置起 I2C_IF 寄存器的中断标志 TBIF。

支持发送数据寄存器 I2C_TBW 误写中断，当对 I2C_TBW 的写入方式，与发送缓冲器 TB0~TB3 的空闲状态冲突时，或写入操作访问错误时，会置起 I2C_IF 寄存器误写中断标志 TBWEIF。

5.5.7 I2C通讯接收器

支持 4 级接收缓冲器 RB0, RB1, RB2, RB3 和 1 级接收移位寄存器，可进行数据的连续接收，直到接收缓冲器和移位寄存器全满，最多可连续接收 5 帧数据，再执行数据读取操作。读取接收数据寄存器 I2C_RBR，可得到接收的数据，I2C_STA 寄存器中对应的接收缓冲器清除满标志 RBFF0~RBFF3；也可以读取接收缓冲器 RB0~RB3 得到接收的数据，但不会清除满标志 RBFF0~RBFF3。

接收数据寄存器 I2C_RBR 为一个虚拟地址单元，物理上不存在实际的寄存器电路，读该寄存器地址单元时，实际上是读取接收缓冲器 RB0~RB3 中的数据。

接收数据寄存器 I2C_RBR 支持 3 种读取方式：字节读取，半字读取和字读取。

字节方式读取 I2C_RBR 时，实际是读取接收缓冲器 RB0 的数据；半字方式读取 I2C_RBR 时，实际是同时读取接收缓冲器 RB0 和 RB1 的数据，其中 RB0 中的数据为低字节；字方式读取 I2C_RBR 时，实际是同时读取接收缓冲器 RB0~RB3，其中 RB0 中的数据为低字节。

接收数据从数据端口到各级缓冲器的数据流示意图如下所示：




图 5-41 I2C 接收数据流示意图

接收缓冲器 RB0~RB3 的数据移到下一级缓冲器后，会清除其接收满标志 RBFF0~RBFF3。

当 4 级接收缓冲器和 1 级接收移位寄存器均满时，会立即置起接收数据溢出中断标志 I2C_IF 寄存器中 ROIF，同时不会接收新数据。

支持接收缓冲器满中断，I2C_IE 寄存器种配置 RBIM，可选择中断模式。

RBIM<1:0>=00，为字节满产生中断，即接收缓冲器 RB0 为满时，会置起 I2C_IF 寄存器的中断标志 RBIF；

RBIM<1:0>=01，为半字满产生中断，即接收缓冲器 RB0 和 RB1 均为满时，会置起 I2C_IF 寄存器的中断标 RBIF；

RBIM<1:0>=10，为字满产生中断，即接收缓冲器 RB0, RB1, RB2 和 RB3 均为满时，会置起 I2C_IF 寄存器的中断标志 RBIF。

5.5.8 I2C通讯控制

配置 I2C_CON 寄存器的 RST，可将 I2C 通讯模块软件复位，复位后：禁止数据通讯 EN=0；I2C_IE 寄存器中禁止相关中断 SRIE=0, SPIE=0, TBIE=0, TBWEIE=0, RBIE=0, TEIE=0, ROIE=0, NAIE=0；I2C_IF 寄存器中复位相关中断标志为默认值 SRIF=0, SPIF=0, TBIF=1, TBWEIF=0, RBIF=0, TEIF=0, ROIF=0, NAIF=0；置起空闲标志 IDLE=1；置起各发送缓冲器空标志 TBEF0~TBEF3=1；清除各接收缓冲器满标志 RBFF0~RBFF3=0。

5.5.8.1 I2C起始位

配置 SRT，可触发 I2C 发送起始位，启动或重新启动一次传输操作，发送寻呼从动器地址。起始位波形图如下：




图 5-42 I2C 起始位波形图

I2C 主控模式，支持自动寻呼功能。配置 I2C_MOD 寄存器的 SRAE，可使能自动寻呼功能，I2C 主控器会自动判断“地址应答”位，若该“地址应答”位为未应答 NACK，则自动发送起始位，重新启动本次地址寻呼操作，并且直到接收到应答 ACK 才停止继续重新启动。在芯片应用时，使能 I2C 自动寻呼功能前，需确保被寻呼的地址是真实存在的，否则会造成主控器芯片持续重新启动地址寻呼。

举例说明自动寻呼功能：芯片通过 I2C 向 EEPROM 器件写入数据时，存在写等待时间。在 EEPROM 存储器本身写数据期间，主控器芯片寻呼该器件时，将收到未应答 NACK。可有两种方法解决 EEPROM 写数据期间的地址寻呼问题：一种是主控器芯片设定寻呼间隔，在 EEPROM 数据写操作完成后，再寻呼该器件；另一种是主控器芯片启动自动寻呼功能，持续寻呼该器件，直到收到应答 ACK 为止。




图 5-43 I2C 自动寻呼波形图

5.5.8.2 I2C停止位

配置 I2C_MOD 寄存器的 SPT，可触发 I2C 发送停止位，结束本次传输操作。停止位波形图如下：




图 5-44 I2C 停止位波形图

I2C 主控模式，支持自动结束功能。配置 I2C_MOD 寄存器的 SPAE，可启用自动结束功能，在发送 NACK 或接收 NACK 后，自动发送停止位，结束本次不成功的传输操作。自动结束功能的优先级小于自动寻呼功能。

5.5.8.3 I2C 应答延迟功能

I2C 的主控模式，支持应答延迟功能，配置 I2C_MOD 寄存器的 ADE，可启用该功能，配置 ADLY，可设定应答延迟的时间。应答延迟功能使能后，I2C 主控器将延迟发送通讯时钟 SCL0 的应答位脉冲。

当从动器不能按照正常数据的通讯速率，对应答位进行接收和发送时，主控器可启用应答延迟功能，并根据从动器的具体设计规格，设定应答延迟时间。

举例说明 I2C 应答延迟功能：I2C_MOD 寄存器中 ADLY<2:0>=001，延迟时间为 1 个 T_{SCL0} ，通讯波形示意图如下：




图 5-45 I2C 应答延迟功能波形示意图

5.5.8.4 I2C 数据帧传输间隔功能

I2C 主控模式，支持数据帧传输间隔功能，配置 I2C_MOD 寄存器的 TIS，可启用该功能，并设定间隔的时间。数据帧传输间隔时间设定后，在当前数据帧的应答位脉冲之后，I2C 主控器将延迟一段设定的时间，再发送下一个数据帧的通讯脉冲。

当从动器不能及时读取接收到的数据，或准备好发送的数据时，主控器可根据从动器的具体设计规格，设定数据帧的传输间隔。

举例说明 I2C 数据帧传输间隔功能：I2C_MOD 寄存器中 TIS<3:0>=0001，间隔时间为 1 个 T_{SCL0} ，通讯波形示意图如下：




图 5-46 I2C 数据帧传输间隔功能波形示意图

5.5.8.5 I2C 时钟线自动下拉等待请求功能

I2C 从动模式，支持时钟线自动下拉等待请求功能，配置 I2C_MOD 寄存器的 CSE，可启用该功能。

为实现 I2C 时钟线的下拉等待请求功能，还需配置 I2C_CON 寄存器的 SCLOD，将通讯端口 SCL0 选择为开漏输出模式，通过上拉电阻提供高电平，使从动器可对时钟线下拉控制，使主控器等待。

在通常情况下，从动器处于释放时钟线的状态，时钟线 SCL0 完全由主控器控制。但当从动器出现异常情况，短时间内无法继续进行数据传输时，从动器可以在时钟线 SCL0 为低电平时输出 0（不可以在高电平时输出 0，否则会破坏数据传输过程），强行使 SCL0 保持低电平，使主控器进入通讯等待状态，直到从动器释放时钟线。时钟线下拉等待请求波形示意图如下：




图 5-47 I2C 时钟线下拉等待波形示意图

I2C 从动模式下，时钟自动下拉等待请求功能使能后，当接收到本芯片寻呼地址和读操作位时，如果 I2C 的发送缓冲器和发送移位寄存器全空，则会自动将时钟线下拉；当接收到本芯片寻呼地址和写操作位时，如果 I2C 的接收缓冲器和接收移位寄存器全满，则会自动将时钟线下拉。

5.5.8.6 I2C 自动发送未应答功能

I2C 从动模式，支持自动发送未应答 NACK 功能，配置 I2C_MOD 寄存器的 ANAE，可使能该功能。从动器使能自动发送未应答功能时，不会强制控制时钟线，适用于通讯端口 SCL0 选择为推挽输出或开漏输出模式两种情况。

I2C 从动模式下，自动发送未应答 NACK 功能使能后，当接收到本芯片寻呼地址和读操作位时，如果 I2C 的发送缓冲器和发送移位寄存器全空，则会自动发送未应答 NACK；当接收到本芯片寻呼地址和写操作位时，如果 I2C 的接收缓冲器和接收移位寄存器全满，则会自动发送未应答 NACK，通知主控器重新通讯。

5.5.9 特殊功能寄存器

I2C 控制寄存器 (I2C_CON)

偏移地址：00_H

复位值：00000000_00000000_11111111_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留								SA<6:0>						RW	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TJP<7:0>							TJE	保留	SDASE	SCLSE	SDAOD	SCLOD	RST	EN	

—	bit31-24	—	—
SA<6:0>	bit23-17	R/W	从机地址位 主控模式：触发“启动/重新启动”操作时，自动发送 从动模式：接收到“启动/重新启动”后用于匹配比较
RW	bit16	R/W	I2C 读写控制位 0：写操作 1：读操作 主控模式：该位可读可写，触发“启动/重新启动”操作时，自动发送该位 从动模式：该位只可读，从机地址匹配后，硬件自动根据接收到的控制位值，更新该位
TJP<7:0>	bit15-8	R/W	I2C 时基定时周期设置位 00~FF：分别为 1~256 个 TPCLK
TJE	bit7	R/W	I2C 时基定时器使能位 0：禁止 1：使能
—	bit6	—	—
SDASE	bit5	R/W	SDA 端口 16 倍速采样使能位 0：禁止 1：使能
SCLSE	bit4	R/W	SCL 端口 16 倍速采样使能位 0：禁止 1：使能
SDAOD	bit3	R/W	SDA 端口输出模式选择位 0：推挽输出 1：开漏输出
SCLOD	bit2	R/W	SCL 端口输出模式选择位 0：推挽输出 1：开漏输出
RST	bit1	W	I2C 软件复位 0：读取时始终为 0 1：软件复位，硬件自动清零
EN	bit0	R/W	I2C 通讯使能位 0：禁止 1：使能

I2C 工作模式寄存器 (I2C_MOD)

偏移地址：04_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留							TAS	保留					BLD	RDT	SPT	SRT
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
TIS<3:0>			ADE	ADLY<2:0>			SPAE	SRAE	ANAE	CSE	RDM<2:0>			MS		

—	bit31-25	—	—
TAS	bit24	R/W	I2C 发送应答设置位（仅从动模式支持） 0: 发送 ACK 1: 发送 NACK
—	bit23-20	—	—
BLD	bit19	R/W	I2C 总线释放功能控制位（仅主控模式支持） 0: 无效 1: SDA 端口为高电平，SCL 端口发送 8 个时钟。 该功能需配合 I2C 起始位和停止位使用，达到释放时钟线和数据线的目的。
RDT	bit18	R/W	I2C 接收数据触发位（仅主控模式支持） 0: 无效 1: 开始发送通讯时钟，接收数据，由 RDM<2:0>配置接收数据模式
SPT	bit17	R/W	I2C 停止位触发位（仅主控模式支持） 0: 无效 1: 触发停止位
SRT	bit16	R/W	I2C 起始位触发位（仅主控模式支持） 0: 无效 1: 触发起始位，产生起始位发送完成中断标志
TIS<3:0>	bit15-12	R/W	I2C 数据帧传输间隔设置位（仅主控模式支持） 0000: 禁止 0001~1111: 分别为 1~15 个 I2C 通讯时钟周期
ADE	bit11	R/W	I2C 应答延迟使能位（仅主控模式支持） 0: 禁止 1: 使能
ADLY<2:0>	bit10-8	R/W	I2C 应答延迟时间设置位（仅主控模式支持） 000: 0.5 个 I2C 通讯时钟周期 001: 1 个 I2C 通讯时钟周期 010: 1.5 个 I2C 通讯时钟周期 011: 2 个 I2C 通讯时钟周期 100: 2.5 个 I2C 通讯时钟周期 101: 3 个 I2C 通讯时钟周期 110: 3.5 个 I2C 通讯时钟周期 111: 4 个 I2C 通讯时钟周期
SPAE	bit7	R/W	I2C 自动结束使能位（仅主控模式支持） 0: 禁止 1: 使能（当发送或接收 NACK 后，自动发送停止位，优先级小于 SRAE）
SRAE	bit6	R/W	I2C 自动寻呼使能位（仅主控模式支持） 0: 禁止 1: 使能（若寻呼地址的应答位为 NACK，则自

			动重新启动本次寻呼操作)
ANAE	bit5	R/W	I2C 自动发送未应答使能位 (仅从动模式支持) 0: 禁止 1: 使能
CSE	bit4	R/W	I2C 时钟线自动下拉等待请求使能位 (仅从动模式支持) 0: 禁止 1: 使能
RDM<2:0>	bit3-1	R/W	I2C 接收模式选择位 (仅主控模式支持) 000: 接收 1 字节, 发送 ACK 001: 接收 1 字节, 发送 NACK 010: 连续接收 2 字节, 每个字节发送 ACK 011: 连续接收 2 字节, 前 1 字节发送 ACK, 后 1 字节, 发送 NACK 100: 连续接收 4 字节, 每个字节发送 ACK 101: 连续接收 4 字节, 前 3 字节发送 ACK, 后 1 字节, 发送 NACK 110: 连续接收, 每个字节发送 ACK 111: 完成该字节接收, 发送 NACK
MS	bit0	R/W	I2C 通讯模式选择位 0: 主控模式 1: 从动模式

I2C 中断使能寄存器 (I2C_IE)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	TIDLEIE	RBIM<1:0>	TBIM<1:0>	TBWEIE	NAIE	ROIE	TEIE	RBIE	TBIE	SPIE	SRIE				

—	bit31-13	—	—
TIDLEIE	bit12	R/W	I2C 发送空闲中断使能位 0: 禁止 1: 使能
RBIM<1:0>	bit11-10	R/W	I2C 接收缓冲器满中断模式选择位 00: 字节满产生中断 01: 半字满产生中断 10: 字满产生中断 11: 保留
TBIM<1:0>	bit9-8	R/W	I2C 发送缓冲器空中断模式选择位 00: 字节空产生中断 01: 半字空产生中断

			10: 字空产生中断 11: 保留
TBWEIE	bit7	R/W	I2C 发送数据写错误中断使能位 0: 禁止 1: 使能
NAIE	bit6	R/W	I2C 未应答 NACK 中断使能位 0: 禁止 1: 使能
ROIE	bit5	R/W	I2C 接收数据溢出中断使能位 0: 禁止 1: 使能
TEIE	bit4	R/W	I2C 发送数据错误中断使能位 0: 禁止 1: 使能
RBIE	bit3	R/W	I2C 接收缓冲器满中断使能位 0: 禁止 1: 使能
TBIE	bit2	R/W	I2C 发送缓冲器空中断使能位 0: 禁止 1: 使能
SPIE	bit1	R/W	I2C 停止位中断使能位 0: 禁止 1: 使能
SRIE	bit0	R/W	I2C 起始位中断使能位 0: 禁止 1: 使能

I2C 中断状态寄存器 (I2C_IF)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000100_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
保留																
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
保留	TIDLEIF	保留					TBWEIF	NAIF	ROIF	TEIF	RBIF	TBIF	SPIF	SRIF		

—	bit31-13	—	—
TIDLEIF	bit12	R/W	I2C 发送空闲中断标志位 0: 未产生空闲中断 1: 空闲中断标志 软件写 1 清除标志位, 写 0 无效
—	bit11-8	—	—
TBWEIF	bit7	R/W	I2C 发送数据写错误中断标志位

			<p>0: 未发生写错误 1: 发生写错误, 可能会出现下列错误: 对 I2C_TBW 字写入时, TB0~TB3 未全空; 对 I2C_TBW 半字写入时, TB0~TB3 未半空; 对 I2C_TBW 字节写入时, TB0~TB3 全满; 对 I2C_TBW<31:16>进行半字写入; 对 I2C_TBW<31:8>进行字节写入。 软件写 1 清除标志位, 写 0 无效</p>
NAIF	bit6	R/W	<p>I2C 未应答中断标志位 0: 未产生未应答 NACK 1: 产生未应答 NACK I2C 接收或发送 NACK 位后, 产生中断标志 软件写 1 清除标志位, 写 0 无效</p>
ROIF	bit5	R/W	<p>I2C 接收数据溢出中断标志位 0: 未溢出 1: 溢出 软件写 1 清除标志位, 写 0 无效</p>
TEIF	bit4	R/W	<p>I2C 发送错误中断标志位 0: 未发生发送错误 1: 发生发送错误: 发送缓冲器和发送移位寄存器全空时, 又收到主控方提供的通讯时钟 软件写 1 清除标志位, 写 0 无效</p>
RBIF	bit3	R	<p>I2C 接收缓冲器满中断标志位 0: 非满 1: 满 读 I2C_RBR 寄存器可清除中断标志位</p>
TBIF	bit2	R	<p>I2C 发送缓冲器空中断标志位 0: 非空 1: 空 写 I2C_TBW 寄存器可清除中断标志位</p>
SPIF	bit1	R/W	<p>I2C 停止位中断标志位 0: 未产生停止位 1: 产生停止位 主控模式: 发送停止位后产生中断标志。 从动模式: 接收停止位后产生中断标志。 软件写 1 清除标志位, 写 0 无效</p>
SRIF	bit0	R/W	<p>I2C 起始位中断标志位 0: 未产生起始位 1: 产生起始位 主控模式: 如果禁止自动寻呼, 发送完“起始位+地址+接收应答位后”产生中断标志。如果使能自动寻呼, 发送完“起始位+地址+接受应答位”, 并且应答位为 ACK 时, 产生中断标志。 从动模式: 接收到“起始位+地址位”, 且地址匹配, 发送应答</p>

			位后，产生中断标志。 软件写 1 清除标志位，写 0 无效
--	--	--	----------------------------------

注：对 I2C_IF 寄存器中的各中断标志位，写 0 无效，写 1 才能清除标志位；读操作时，读取的值为 1 表示有中断发生。

I2C 发送数据写入寄存器 (I2C_TBW)

偏移地址：10_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TBW<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TBW<15:0>															

TBW<31:0>	bit31-0	W	写入的发送数据 字节写入时：仅允许对 TBW<7:0>写入 半字写入时：仅允许对 TBW<15:0>写入 字写入时：对 TBW<31:0>写入
-----------	---------	---	---

I2C 接收数据读取寄存器 (I2C_RBR)

偏移地址：14_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RBR<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBR<15:0>															

RBR<31:0>	bit31-0	R	读取的接收数据 字节读取时：仅允许对 RBR<7:0>读取 半字读取时：仅允许对 RBR<15:0>读取 字读取时：对 RBR<31:0>读取
-----------	---------	---	---

I2C 发送缓冲寄存器 (I2C_TB)

偏移地址：18_H

复位值：00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
TB3<7:0>								TB2<7:0>							

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TB1<7:0>								TB0<7:0>							

TB3<7:0>	bit31-24	R	发送数据缓冲器 3
----------	----------	---	-----------

TB2<7:0>	bit23-16	R	发送数据缓冲器 2
TB1<7:0>	bit15-8	R	发送数据缓冲器 1
TB0<7:0>	bit7-0	R	发送数据缓冲器 0

I2C 接收缓冲寄存器 (I2C_RB)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
RB3<7:0>								RB2<7:0>							
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RB1<7:0>								RB0<7:0>							

RB3<7:0>	bit31-24	R	接收数据缓冲器 3
RB2<7:0>	bit23-16	R	接收数据缓冲器 2
RB1<7:0>	bit15-8	R	接收数据缓冲器 1
RB0<7:0>	bit7-0	R	接收数据缓冲器 0

I2C 状态寄存器 (I2C_STA)

偏移地址: 20_H

复位值: 00000000_00000010_00001111_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留													IDLE	ACK	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RBFF3	RBFF2	RBFF1	RBFF0	TBEF3	TBEF2	TBEF1	TBEF0	保留							

—	bit31-18	—	—
IDLE	bit17	R	I2C 空闲标志位 0: 非空闲状态 1: 空闲状态
ACK	bit16	R	I2C 应答位 0: 应答 ACK 1: 未应答 NACK
RBFF3	bit15	R	RB3 满标志位 0: 空 1: 满
RBFF2	bit14	R	RB2 满标志位 0: 空 1: 满
RBFF1	bit13	R	RB1 满标志位 0: 空

			1: 满
RBFF0	bit12	R	RB0 满标志位 0: 空 1: 满
TBEF3	bit11	R	TB3 空标志位 0: 满 1: 空
TBEF2	bit10	R	TB2 空标志位 0: 满 1: 空
TBEF1	bit9	R	TB1 空标志位 0: 满 1: 空
TBEF0	bit8	R	TB0 空标志位 0: 满 1: 空
—	bit7-0	—	—

5.5.10 I2C应用说明

芯片支持 1 个 I2C 总线串口通讯控制器 I2C0。

I2C 总线在连续发送数据的应用中，利用发送空闲标志（TIDLEIF）进入中断的方式进行数据发送时，要注意以下 2 点：

- 1) 主控模式下，在主程序中设置 Memory Address 之后，发送空闲标志（TIDLEIF）置 1 并触发中断，在中断服务程序中，将数据写入 I2C_TBW 中，并开始发送数据；
- 2) 从动模式下，必须在主程序中等待 I2C_STA 寄存器的 IDLE 置 1 之后，将以 Memory Address 为起始地址的第一个数据写入 I2C_TBW 中。当主机发送读命令后，发送空闲标志（TIDLEIF）置 1 并触发中断，在中断服务程序中读取接收的数据，在主机读完数据后，必须发送 STOP 位，否则，若要直接再次启动读操作，可能导致读取命令发送错误。

I2C_IE 寄存器的 TBIM（发送缓冲器中断模式选择位）会影响 TIDLEIF，因此，对于字节发送或半字发送，在 I2C 开始发送数据时最好使用字空产生中断模式（TBIM=2'b10），否则会连续产生多个字节空中断，容易导致发送数据出错。如果使用字节空（TBIM=2'b00）或者半字空（TBIM=2'b01）中断模式，则发送开始时，必须向 I2C_TBW 写满四个待发送的数据字节，否则也会连续产生多个字节空或半字空中断。

使用发送空闲标志（TIDLEIF）的好处在于，在 I2C 发送空闲中断使能位（TIDLEIE）有效的情况下，只需清除发送空闲标志位（TIDLEIF），即可达到连续发送数据的目的。

5.6 模数转换器 (ADC)

5.6.1 概述

- ◇ 支持 12 位转换结果，有效精度为 11 位
- ◇ 采样速率最高支持 125ksps (kilo-samples per second)
- ◇ 支持 16 个模拟输入通道 (AIN4 不可用，可用 15 通道)
- ◇ 支持 ADC 中断，可唤醒睡眠模式 (仅在时钟源为 LRC 时唤醒)
- ◇ 支持正负向参考电压可配置
- ◇ 支持转换时钟可配置
- ◇ 支持自动转换比较功能

5.6.2 结构框图




图 5-48 ADC 内部结构图

注：AIN4 不可用。

5.6.3 ADC基本配置

将端口配置为 ADC 模拟输入通道的方式如下：

配置 GPIO_PAINEB/GPIO_PBINEB 寄存器，关断该端口的数字输入；配置 GPIO_PADIR/GPIO_PBDIR 寄存器，关断该端口的数字输出。

配置 ADC_CHS 寄存器的 CHS<4:0>，选择相应的 ADC 模拟通道。

ADC 正常工作时必须使能的控制位：ADC_VREFCON 寄存器的 VREF_EN 和 IREF_EN，ADC_CON0 寄存器的 EN，ADC_CON1 寄存器的 VCMBUF_EN。

5.6.4 ADC高精度参考电压

ADC 提供一个高精度内部 1.8V 或者 2.6V 的参考源，用作 ADC 的参考电压。ADC 正常工作时必须使能 VREF_EN 与 IREF_EN。

5.6.5 ADC数据转换

配置 ADC_CHS 寄存器的 CHS<4:0>，可选择 ADC 模拟通道；配置 ADC_CON1 寄存器的 CLKS，可选择工作时钟源；配置 CLKDIV<2:0>，可选择时钟源预分频；配置

VREFP<1:0>, 可选择正向参考电压, 配置 VREFN, 可选择负向参考电压, 当 VREFP<1:0> 为 01 时, 必须开启 VRBUF_EN; 配置 ADC_CON0 寄存器的 EN, 使能 ADC; 最后配置 TRIG, 启动 A/D 转换, 转换完成后, 硬件电路自动将 TRIG 清零。

ADC 在每次转换完成后, 会产生 ADC_IF 寄存器的中断标志 IF, 需软件清零; 启动下一次 A/D 转换时, 需重新配置 TRIG。

AD 采样支持硬件或软件控制, 可通过 ADC_CON1 寄存器的 SMPS 位进行选择, 默认为硬件控制, 通过配置 ADC_CON0 寄存器的 TRIG 位, 启动 A/D 采样和转换, 采样时间最快为 1 个 ADC 时钟 (取决于芯片的实际应用条件和 ADC 时钟源频率), 转换时间为 14 个 ADC 时钟。AD 采样选择为软件控制时, 通过配置 ADC_CON1 寄存器的 SMPON 位, 启动 A/D 采样和转换。

在使用 VDD 作参考电压, ADC 精度为 11 位时, 最快采样速率为 125Ksps, 即每秒可输出 125K 个高精度 ADC 转换值。通过配置 ADC_CON1 寄存器的 CLKS 和 CLKDIV 寄存器来产生合适的 ADC 时钟。

ADC 时钟源选取系统时钟, 采用内部参考电压 VREFP 时的建议配置如下表所示。

系统时钟	ADC 时钟分频比	ADC 精度	转换速率
48MHz	32	10.5 位	93.75Ksps
32MHz	8	9 位	250Ksps
32MHz	32	11 位	62.5Ksps

表 5-2 ADC 精度与转换速率的对应关系列表




图 5-49 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=0, 软件控制采样)




图 5-50 ADC 数据转换时序示意图 (ADC_CON1 寄存器的 SMPS=1, 硬件控制采样)

注 1: $Tog > 100\mu s$;

注 2: AD 转换时钟周期 $Tadclk$, 可通过 ADC_CON1 寄存器的 CLKS 和 $CLKDIV < 2:0 >$ 配置不同的频率。

注 3: 实际应用中还需要考虑 ADC 自身工作的建立 (参见寄存器 ADC_CON0 后面的备注描述内容)

启动一次 A/D 转换例程

```

LDR    R0, =ADC_VREFCON    ;使能 VREF_EN 与 IREF_EN, 选择 2.6V
LDR    R1, =0X07
STR    R1, [R0]
LDR    R0, =ADC_CON1      ; A/D 时钟源选择 PCLK 的 32 分频,选择内部
                           ;参考电压 VREF 2.6V 为正向参考电压,
                           ;VREF BUF 使能, 选择硬件控制采样时间,
                           ;VCM BUF 使能且为高速模式, AD 转换高速
                           ;使能

LDR    R1, =0X03005905
STR    R1, [R0]
LDR    R0, =ADC_CHS        ;选择 AIN3
LDR    R1, =0X03
STR    R1, [R0]
LDR    R0, =ADC_CON0      ;使能 ADC
LDR    R1, =0X01
STR    R1, [R0]
.....
LDR    R0, =ADC_CON0      ;延时约 100us
                           ; A/D 转换
LDR    R1, =0X03
STR    R1, [R0]
WAIT4IF
LDR    R0, =ADC_IF        ;等待 ADC 中断
LDR    R1, =0X01
TST    R0, R1
BEQ    WAIT4IF
STR    R1, [R0]          ;清零 ADC 中断
    
```

5.6.6 自动转换比较功能

芯片提供自动转换比较功能，可自动完成多次 AD 转换并计算出平均值，并根据所设定的阈值进行比较产生相应的中断，平均值和每次转换的结果均可读。

配置 ADC_CON0 寄存器的 ACP_EN 为 1 时，对 TRIG 写 1 则启动连续自动转换比较功能，并固定为硬件控制采样时间，对 SMPS 写 0 无效。启动此功能前必须先完成下面的配置：

配置 ADC_CON1 寄存器的 ST 可设置采样时间，建议采样时间大于 1us。

配置 ADC_ACPC 寄存器的 TIMES，可设置每个溢出时间周期内的 ADC 采样转换次数。

配置 OVFL_TIMES，可设置自动转换比较溢出时间，每次计数溢出后自动计算 ADC 转换的平均值，保存在自动转换数据寄存器 ADC_ACPMEAN 中，如果 ADC_CON0 寄存器的 EN 关闭，则硬件自动将溢出计数和自动转换数据寄存器清零。若溢出时间已到，但采样转换次数（由 TIMES<1:0>设定的次数）未满足，则直到完成所有 ADC 转换次数后，才启动下一个溢出时间计算。

配置 ADC_ACPC 寄存器的 CLKS 可选择溢出计数的时钟源，为 PCLK 或者 LRC(32KHz) 256 分频。如果需要在芯片浅睡眠或深睡眠模式下，自动转换比较模块仍保持工作，则在进入睡眠模式之前，需要将计数时钟源设置为 LRC 的 256 分频，并配置 ADC_CON1 寄存器的 CLKS 选择 A/D 时钟源为 LRC。

配置 ADC_ACPCMP 寄存器的 CMP_MIN，设置自动比较的低阈值，如果 ADC_ACPMEAN 寄存器的 MEAN_DATA 小于等于此阈值，则中断标志 ACPMINIF 置 1。

配置 ADC_ACPCMP 寄存器的 CMP_MAX，设置自动比较的高阈值，如果 ADC_ACPMEAN 寄存器的 MEAN_DATA 大于等于此阈值，则中断标志 ACPMAXIF 置 1。

启动一次 A/D 自动转换例程

```
LDR    R0, =ADC_VREFCON    ;使能 VREF_EN 与 IREF_EN，选择 2.6V
LDR    R1, =0X07
STR    R1, [R0]
LDR    R0, =ADC_CON1        ; A/D 时钟源选择 PCLK 的 32 分频,选择内部
                                ;参考电压 VREF 2.6V 为正向参考电压，
                                ;VREF BUF 使能，选择硬件控制采样，VCM
                                ;BUF 使能且为高速模式，AD 转换高速使能

LDR    R1, =0X03005905
STR    R1, [R0]
LDR    R0, =ADC_CHS        ;选择 AIN3
LDR    R1, =0X03
STR    R1, [R0]
LDR    ADC_IE, =0X07
LDR    ADC_ACPCMP, =0X00010001 ;设置自动比较的高/低阈值
LDR    ADC_ACPC, =0x0013001F    ;ACP 模块工作时钟为 LRC，每次溢出
                                ;时间内自动转换 8 次，溢出时间为 32x Tacp
LDR    R0, =ADC_CON0        ;使能 ADC 与自动转换比较功能
```

```
LDR    R1, =0X05
STR    R1, [R0]
..... ;延时约 100us
LDR    R0, =ADC_CON0 ;启动 A/D 转换
LDR    R1, =0X07
STR    R1, [R0]
.....
```

5.6.7 特殊功能寄存器

ADC 参考控制寄存器 (ADC_VREFCON)

偏移地址: 40H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													IREF_EN	VREF_SEL	VREF_EN

—	bit31-3	—	—
IREF_EN	bit2	R/W	IREF 使能控制位 0: 禁止 1: 使能
VREF_SEL	bit1	R/W	内部 VREFP 电压选择控制位 0: 1.8V 1: 2.6V
VREF_EN	bit0	R/W	内部 VREFP 使能控制位 0: 禁止 1: 使能

注 1: A/D 正常工作时必须开启 VREF_EN 与 IREF_EN。

注 2: 寄存器 ADC_VREFCON 的 bit31-3 为测试保留位, 用户需固定写 0, 否则可能会导致 ADC 工作异常。

ADC 转换值寄存器 (ADC_DR)

偏移地址: 00H

复位值: 00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留				DR<11:0>											

—	bit31-12	—	—
DR<11:0>	bit11-0	R	A/D 转换结果

ADC 控制寄存器 0 (ADC_CON0)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留													ACP_EN	TRIG	EN

—	bit31-3	—	—
ACP_EN	bit2	R/W	A/D 自动转换比较功能使能位 0: 关闭 1: 启动
TRIG	bit1	R/W	A/D 转换状态位 0: A/D 未进行转换, 或 A/D 转换已完成 (硬件清零, 且硬件清零优先) 1: A/D 转换正在进行, 该位置 1 启动 A/D 转换 SMPON 为 0 时, TRIG 的写操作失效 (由硬件根据 SMPON 软件采样和 ADC 转换过程进行控制), 且不能将其读出作为 ADC 转换完成的标志
EN	bit0	R/W	A/D 转换使能位 (ACP_EN 为 1 时, 该位无效) 0: 禁止 1: 使能

- 注 1: TRIG 软件只能写 1, 且写 1 后硬件自动清零。
- 注 2: 关闭 SMPON 时, TRIG 与 ADC_IF 寄存器的 IF 位均可作为转换完成标志。而开启 SMPON 时, 仅 ADC_IF 寄存器的 IF 位可作为转换完成标志。建议无论 SMPON 是否开启, 均通过 ADC_IF 寄存器的 IF 位来判断 ADC 是否转换完成。
- 注 3: 在 IREF_EN, VREF_EN, A/D 转换使能位 EN 使能后, ADC 需要先完成自身工作建立, 才能得到正确的转换结果。ADC 电路工作建立方式为, 上述 3 个使能控制信号使能后, 延时 100us 以上 (若无该延时, ADC 使用 VDD 或外部 AVREFP 做参考电压时, 还有可能在 VDD 电压低于 3.0V 时, 导致芯片工作不稳定), 启动第一次 ADC 转换 (TRIG=1), 转换结束后, 再延时 50us 以上, ADC 工作建立完成, 后续启动 ADC 转换, 即可得到正确的转换结果。对应用程序来说, 在上述 3 个使能控制信号使能后, 第一次 ADC 转换前和转换后, 分别添加至少 100us 和 50us 延时, 同时因 ADC 建立过程中得到的转换结果与理论值偏差极大且不可预知, 所以在应用程序中需要丢弃 IREF_EN, VREF_EN, A/D 转换使能位 EN 使能后的第一次转换结果。
- 注 4: 因每次 IREF_EN, VREF_EN, A/D 转换使能位 EN 重新使能后, 均需要执行上述 ADC 工作建立过程, 所以应用中, 在芯片正常运行时不建议关闭上述 3 个使能控制信号, 保持为 1, 只在进入深睡眠模式前, 可以关闭 ADC。

ADC 控制寄存器 1 (ADC_CON1)

偏移地址: 08_H

复位值: 00000000_00000100_00010000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留						VCMBUF_HS	VCMBUF_EN	保留			ST<4:0>				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留	HSE N	SMPON	SMPS	VRBUF_EN	VREFN	VREFP<1:0>		保留			CLKS	CLKDIV<2:0>			

—	bit31-26	—	—
VCMBUF_HS	bit25	R/W	ADC 共模电压 VCM BUF 高速模式使能控制位 0: 保留, 仅作测试使用 1: 使能
VCMBUF_EN	bit24	R/W	ADC 共模电压 VCM BUF 使能控制位 0: 禁止 1: 使能
—	bit23-21	—	—
ST<4:0>	bit20-16	R/W	A/D 采样时间选择位 (硬件控制有效) 采样时间: ST*2+1 个 Tadcclk
—	bit15	—	—
HSEN	bit14	R/W	AD 转换速度控制位 0: 保留, 仅作测试使用 1: 高速
SMPON	bit13	R/W	A/D 采样软件控制位 (ACP_EN 为 1 时, 该位无效) 0: 关闭 AD 采样 1: 启动 AD 采样
SMPS	bit12	R/W	A/D 采样模式选择位 (ACP_EN 为 1 时, 固定为 1) 0: 软件控制 1: 硬件控制
VRBUF_EN	bit11	R/W	VREF BUF 使能位 0: 禁止 1: 使能
VREFN	bit10	R/W	A/D 负向参考电压选择位 0: 内部地电压 VSS 1: 外部参考电压 AVREFN
VREFP<1:0>	bit9-8	R/W	A/D 正向参考电压选择位 00: 选择芯片工作电压 VDD 01: 选择内部参考电压 VREFP (2.6V 或 1.8V), AVREFP 端口复用作普通 I/O 端口

			10: 选择内部参考电压 VREFP (2.6V 或 1.8V), AVREFP 端口输出内部参考电压 VREF 11: 外部参考电压 AVREFP, 该电压不能高于 VDD, 不能低于 1.3V。SWD 调试模式下 AVREFP 不可用
—	bit7-4	—	—
CLKS	bit3	R/W	A/D 时钟源选择位 0: PCLK 1: LRC (32KHz)
CLKDIV<2:0>	bit2-0	R/W	A/D 时钟源预分频选择位 000 = 1:1 001 = 1:2 010 = 1:4 011 = 1:8 100 = 1:16 101 = 1:32 110 = 1:64 111 = 1:256

注 1: 选择内部参考电压 VREF 2.6V 或 1.8V 作为 ADC 正向参考电压时, VRBUF_EN 必须置 1;
 注 2: ADC 工作时 VCMBUF_HS, VCMBUF_EN, HSEN 均必须置 1;
 注 3: ADC 使用 VDD (VREFP=2'b00), 或外部参考电压 (VREFP=2'b11), 作为参考电压时, 最大转换时钟频率为 2MHz, 使用内部参考电压作为参考电压时 (VREFP=2'b01 或 2'b10), 最大转换时钟频率为 1MHz;
 注 4: 当使用外部参考电压时, 参考电压不能低于 1.3V, 否则会导致 ADC 工作异常。

ADC 通道选择寄存器 (ADC_CHS)

偏移地址: 0C_H

复位值: 00000000_00000000_00000001_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留							VDD5_FLAG_EN	保留				CHS<4:0>			

—	bit31-9	—	—
VDD5_FLAG_EN	bit8	R/W	VDD 检测控制 1: 使能 VDD 检测 (仅用于内部测试, 禁止在芯片应用时设置为 1) 0: 屏蔽 VDD 检测 (在芯片应用时需软件固定设置为 0)
—	bit7-5	—	—
CHS<4:0>	bit4-0	R/W	A/D 模拟通道选择位

			00000: 通道 0 (AIN0) 00001: 通道 1 (AIN1) 00010: 通道 2 (AIN2) 00011: 通道 3 (AIN3) 00100: 通道 4 (AIN4), 不可用 00101: 通道 5 (AIN5) 00110: 通道 6 (AIN6) 00111: 通道 7 (AIN7) 01000: 通道 8 (AIN8) 01001: 通道 9 (AIN9) 01010: 通道 10 (AIN10) 01011: 通道 11 (AIN11) 01100: 通道 12 (AIN12) 01101: 通道 13 (AIN13) 01110: 通道 14 (AIN14) 01111: 通道 15 (AIN15) 其它: 通道关闭
--	--	--	---

ADC 中断使能寄存器 (ADC_IE)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												ACPOVIE	ACPMAXIE	ACPMINIE	IE

—	bit31-4	—	—
ACPOVIE	bit3		ADC 自动转换溢出中断使能位 0: 禁止 1: 使能
ACPMAXIE	bit2	R/W	ADC 自动转换高阈值超出中断使能位 0: 禁止 1: 使能
ACPMINIE	bit1	R/W	ADC 自动转换低阈值超出中断使能位 0: 禁止 1: 使能
IE	bit0	R/W	ADC 中断使能位 0: 禁止 1: 使能

ADC 中断标志寄存器 (ADC_IF)

偏移地址: 14_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												ACPOVIF	ACPMAXIF	ACPMINIF	IF

—	bit31-4	—	—
ACPOVIF	bit3	R/W	ADC 自动转换溢出中断标志位 0: 自动转换的溢出时间未到 1: 自动转换的溢出时间已到 (由硬件置 1, 软件清除) 软件写 1 清除标志位, 写 0 无效
ACPMAXIF	bit2	R/W	ADC 自动转换高阈值超出中断标志位 0: 均值结果没有达到高阈值 1: 均值结果大于或等于高阈值 (由硬件置 1, 软件清除) 软件写 1 清除标志位, 写 0 无效
ACPMINIF	bit1	R/W	ADC 自动转换低阈值超出中断标志位 0: 均值结果没有到达最低阈值 1: 均值结果小于或等于低阈值 (由硬件置 1, 软件清除) 软件写 1 清除标志位, 写 0 无效
IF	bit0	R/W	ADC 中断标志位 0: 正在进行转换 1: A/D 转换完成 (由硬件置 1, 软件清除) 软件写 1 清除标志位, 写 0 无效

注 1: ADC 中断禁止时, 如果满足条件仍会置起对应的中断标志位, 只是不会产生中断请求。
 注 2: 对 ADC_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

ADC 自动转换比较控制寄存器 (ADC_ACPC)

偏移地址: 28_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留												CLKS		TIMES<1:0>	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留					OVFL_TIME<11:0>										

—	bit31-21	—	—
CLKS	bit20	R/W	ACP 溢出计数的时钟源选择位 0: FPCLK/256 (PCLK 的 256 分频) 1: FLRC/256 (LRC 时钟的 256 分频)
—	bit19-18	—	—
TIMES<1:0>	bit17-16	R/W	自动转换比较次数选择位 (基于由 OVFL_TIME 设定的时间段内) 00: 1 次 01: 2 次 10: 4 次 11: 8 次
—	bit15-12	—	—
OVFL_TIME<11:0>	bit11-0	R/W	每次自动转换比较的溢出时间, 可配置范围为 0~9C3_H, 计数时钟周期为 Tacp, 分别对应如下溢出时间: 0: 1 x Tacp 1: 2 x Tacp 2: 3 x Tacp ... 9C3 _H : 2500 x Tacp Tacp 为由 CLKS 选择的 ACP 溢出计数的时钟源周期

注: 配置 OVFL_TIME 的值必须大于一次 A/D 采样与转换时间。

ADC 自动转换比较阈值寄存器 (ADC_ACPCMP)

偏移地址: 30_H

复位值: 00001111_11111111_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留				CMP_MAX<11:0>											
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留				CMP_MIN<11:0>											

—	bit31-28	—	—
CMP_MAX<11:0>	bit 27-16	R/W	自动比较高阈值
—	bit15-12	—	—
CMP_MIN<11:0>	bit 11-0	R/W	自动比较低阈值

ADC 自动转换数据寄存器 (ADC_ACPMEAN)

偏移地址: 34_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留				MEAN_DATA <11:0>											

—	bit31-12	—	—
MEAN_DATA<11:0>	bit 11-0	R	自动转换结果的均值

5.7 实时时钟 (RTC)

5.7.1 概述

- ◇ 仅 POR 上电复位有效，支持程序写保护，有效避免系统干扰对时钟造成的影响
- ◇ 采用外部 32.768KHz 晶体振荡器作为 RTC 精确计时的时钟源；如果应用系统对 RTC 计时精度要求不高，还可选用内部 LRC 作为时钟源；如果应用系统将 RTC 作为普通计数器使用，还可选用 PCLK 或 PCLK 的 256 分频作为时钟源
- ◇ 可进行高精度数字校正，提供高精度计时
- ◇ 时钟调校提供两种时间精度，调校范围为 $\pm 384\text{ppm}$ （或 $\pm 128\text{ppm}$ ），可实现最大时间精度为 $\pm 1.5\text{ppm}$ （或 $\pm 0.5\text{ppm}$ ）
- ◇ 时间计数（实现小时、分钟和秒）和日历计数（实现年、月、日和星期），BCD 格式
- ◇ 提供 5 个可编程定时中断
- ◇ 提供 2 个可编程日历闹钟
- ◇ 提供一路可配置时钟输出
- ◇ 自动闰年识别，有效期至 2099 年
- ◇ 12 小时和 24 小时模式设置可选
- ◇ 低功耗设计：工作电压 VDD=5.0V 时模块工作电流典型值为 0.5 μA

5.7.2 RTC写保护

为避免程序的异常运行对 RTC 模块的误操作，RTC 写保护寄存器 RTC_WP 用于阻止程序对 RTC 模块其它寄存器的误写（不包括 RTC_WP 寄存器本身）。

RTC_WP 寄存器为虚拟寄存器。要对 RTC 模块其它寄存器进行写操作时，需先对 RTC_WP 寄存器写 0x55AAAA55，之后可对 RTC 模块其它寄存器进行连续写操作。对 RTC_WP 寄存器写入其他值重新进入写保护状态，写保护状态下对其他寄存器进行的操作将被忽略。

可通过读 RTC_WP 寄存器确认 RTC 模块是否处于写保护状态，读出值为 0x55AAAA55，表示当前可对 RTC 模块其它寄存器进行写操作；读出值为 0x00000000 表示 RTC 模块处于写保护状态。除 0x55AAAA55 和 0x00000000 以外，RTC_WP 寄存器无其它读出值。

5.7.3 时间日期设置

由于 APB 总线时钟与 RTC 时间计数器时钟异步，因此 RTC 时间计数器不能直接读写，只能通过缓冲器进行读写。RTC 时分秒寄存器 RTC_HMS 和 RTC 年月日周寄存器 RTC_YMDW 用于 RTC 时间计数器的写入和读取。这两个寄存器只是读写缓冲器，而不是时间计数器本身。读时间计数器的操作步骤如下：

- 1) 配置读写选择位 TMWR=0，选择时间计数器读操作；
- 2) 配置读写触发位 TMUP=1，触发读操作；
- 3) 读操作完成后，时间计数器的值被分别读出到 RTC_HMS 和 RTC_YMDW，并且 TMUP 位自动清零。

写时间计数器的操作步骤如下（复位或上一次时间计数器读/写操作完成后）：

- 1) 配置 12/24 小时模式选择位 HSWI；
- 2) 写入设置值到 RTC_HMS 和/或 RTC_YMDW 寄存器；
- 3) 配置读写选择位 TMWR=1，选择时间计数器写操作；
- 4) 配置读写触发位 TMUP=1，触发写操作；
- 5) 写操作完成后，RTC_HMS 和 RTC_YMDW 寄存器更新过的设置值被写入时间计数器，并且 TMUP 位自动清零。

注 1：写时间计数器操作是将从复位或上一次读操作完成后，更新过的 RTC_HMS 和/或 RTC_YMDW 寄存器的内容写入相应时间计数器，而对应于未更新字段的时间计数器不受写入影响。

注 2：当 TMUP 位为 1 时，可通过将 TMWR 清零提前中止当前的写操作。被中止的写操作结果不确定。

时间和日期寄存器数据格式采用 BCD 编码。秒计数范围从 00 到 59，进位到分钟后从 59 变为 00。分钟计数范围从 00 到 59，进位到小时后从 59 变为 00。小时计数范围根据控制位 RTCHSWI 的设置选择 12/24 小时模式，进位后从 PM11 到 AM12 或 AM11 到 PM12，或 23 到 00。

星期计数器为循环移位寄存器，设置时对相应星期位写 1，其它位均写 0。

日计数按照每月最后一天加 1 进位到下月，日计数范围按月分为：

一、三、五、七、八、十、十二月从 1 到 31；

四、六、九、十一月从 1 到 30；

二月（普通年份）从 1 到 28；二月（闰年）从 1 到 29；

月计数范围从 1 到 12，进位到年后从 12 变为 1。

年计数范围从 00 到 99（00，04，08，...，92，96 为闰年），99 后不再进位到 00。

12/24 小时模式对照表如下：

24 小时模式	12 小时模式	24 小时模式	12 小时模式
00	12 (AM12)	12	32 (PM12)
01	01 (AM1)	13	21 (PM1)
02	02 (AM2)	14	22 (PM2)
03	03 (AM3)	15	23 (PM3)
04	04 (AM4)	16	24 (PM4)
05	05 (AM5)	17	25 (PM5)
06	06 (AM6)	18	26 (PM6)
07	07 (AM7)	19	27 (PM7)
08	08 (AM8)	20	28 (PM8)
09	09 (AM9)	21	29 (PM9)
10	10 (AM10)	22	30 (PM10)
11	11 (AM11)	23	31 (PM11)

表 5-3 12/24 小时模式对照表

5.7.4 RTC 中断源

RTC 模块共有 7 个中断源，即：

- ◇ 周闹钟中断 WAFG
- ◇ 日闹钟中断 DAFG
- ◇ 5个周期中断月、日、时、分、秒中断

每个中断源都有独立的使能位，使能位影响该中断是否产生 IRQ 中断请求，而不影响中断功能。即关闭相应中断使能，标志位仍可用于相应功能查询。当有多个中断使能时，各中断经过“或”逻辑产生 IRQ 中断请求。即任何一个被使能的中断产生中断事件时，均产生 IRQ 中断请求，且只有将所有的产生中断事件的中断标志清零后，IRQ 中断请求才解除。

5.7.5 RTC计时功能

如果应用系统要求 RTC 精确计时，则需要采用外部 32.768KHz 晶体振荡器作为 RTC 计时的时钟源。此时外部时钟管脚（OSCxl，OSCxO）外接 32.768KHz 晶体振荡器，并对配置字和控制寄存器进行如下设置：

- 1) 通过配置字 CFG_OSCMD 设置 XTAL 振荡器为低速振荡器；
- 2) 通过软件由寄存器 SCU_SCLKEN0 的 CLK_SEL<1:0>位来选择系统时钟源；
- 3) 设置寄存器 SCU_SCLKEN1 的控制位 XTAL_EN=1，使能外部时钟振荡器。
- 4) 设置寄存器 RTC_CON 的 CLKS<1:0>=00，将 RTC 时钟源选择为外部 32.768KHz 振荡器时钟源。

在芯片深度睡眠模式下，如果需要 RTC 仍使用外部 32.768KHz 晶体振荡器计时工作，则需要设置寄存器 SCU_WAKEUPTIME 的 MOSC_EN=1，使 XTAL 时钟在芯片深度睡眠模式下保持工作。

如果应用系统对 RTC 计时精度要求不高，则还可选用内部 LRC（频率约 32KHz）作为时钟源。

5.7.6 特殊功能寄存器

RTC 写保护寄存器 (RTC_WP)

偏移地址：20H

复位值：00000000_00000000_00000000_00000000_b

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
WP<31:16>															

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
WP<15:0>															

WP<31:0>	bit31-0	R/W	0x0000_0000: RTC 模块写保护 0x55AA_AA55: RTC 模块可进行写操作（该寄存器写入其他值可恢复到写保护状态）
----------	---------	-----	---

注：RTC_WP 保护的寄存器为 RTC_CON, RTC_CAL, RTC_WA, RTC_DA, RTC_HMS, RTC_YMDW, RTC_IE, RTC_IF。

RTC 控制寄存器 (RTC_CON)

偏移地址: 00_H

复位值: 00000000_00000000_00001000_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留								PON	XST	CLKS<1:0>	保留	HSWI	TMWR	TMUP	

—	bit31-8	—	—
PON	bit7	R/W	RTC 上电复位标志位 (软件只能将该位清零) 0: 实时时钟正常工作 1: 监测到 RTC 上电复位 (必须软件清零后, RTC 才能开始工作)
XST	bit6	R	振荡器停振监测标志位 0: 振荡器持续工作正常 1: 振荡器有停振现象发生
CLKS<1:0>	bit5-4	R/W	RTC 时钟源选择位 (必须在写时间数据前设置) 00: 32.768 KHz 振荡器时钟源 (RTC 精确计时) 01: LRC 时钟源 (RTC 非精确计时) 10: PCLK/256 (RTC 用作普通计数器) 11: PCLK (RTC 用作普通计数器)
—	bit3	—	—
HSWI	bit2	R/W	12/24 小时模式选择位 (必须在写时间数据前设置) 0: 12 小时模式 1: 24 小时模式
TMWR	bit1	R/W	时间计数器读写选择位 0: 时间计数器读出操作 1: 时间计数器写入操作
TMUP	bit0	R/W	时间计数器读写触发位 (程序只能写 1, 读写完成后自动清零) 0: 时间计数器读写操作已完成 1: 时间计数器正在进行读写操作

注 1: RTC 模块上电复位后一直处于复位状态, 只有将 PON 位清零后, RTC 才进入工作状态。
注 2: 为保证精度, 建议 CLKS 值设置为 00, 即选用外部 32.768KHz 晶振; 对于低精度要求的运用, 可选用 LRC 时钟源。只有在 RTC 用作普通的 Timer 时, 可将 CLKS 设置为 10 或 11。

RTC 调校寄存器 (RTC_CAL)

偏移地址: 04_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		CLKC		COCR<2:0>			DEV	CALF<7:0>							

—	bit31-13	—	—
CLKC	bit12	R/W	RTC 输出脉冲端口使能位 0: 禁止 1: 使能 (端口需复用为 RTCO, 输出脉冲) 注: PA21 脚 (RTCO) 未引出, 故此位应该设置为禁止。
COCR<2:0>	bit11-9	R/W	RTC 输出脉冲频率选择位 000: 32KHz 001: 1024Hz 010: 32Hz 011: 1Hz 100: 校正后 1Hz 时钟输出 111~101: 保留
DEV	bit8	R/W	调校模式选择位 0: 每 20 秒调校一次 (秒数字分别为 00、20、40 时) 1: 每 60 秒调校一次 (秒数字为 00 时)
CALF<7:0>	bit7-0	R/W	RTC 调校值

注 1: 如果 CALF<6:1>=000000, 则调校增/减量为 0;

如果 CALF<7>=0, 则递增调校, 增量为((CALF<6:0>) - 1) x 2;

如果 CALF<7>=1, 则递减调校, 减量为((~CALF<6:0>) + 1) x 2。

注 2: 如果 DEV=0, 则调校时间步长为 3.051ppm, 调校范围为-384ppm~384ppm, 最高时间精度为±1.5ppm;

如果 DEV=1, 则调校时间步长为 1.017ppm, 调校范围为-128ppm~128ppm, 最高时间精度为±0.5ppm。

RTC 周闹钟寄存器 (RTC_WA)

偏移地址: 08_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留										WW<6:0>					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		WH<5:0>						保留		WM<6:0>					

—	bit31-23	—	—
---	----------	---	---

WW<6:0>	bit22~16	R/W	周闹钟位 WW<6>: 周六闹钟位 WW<5>: 周五闹钟位 WW<4>: 周四闹钟位 WW<3>: 周三闹钟位 WW<2>: 周二闹钟位 WW<1>: 周一闹钟位 WW<0>: 周日闹钟位
—	bit15-14	—	—
WH<5:0>	bit13~8	R/W	小时(BCD 码)位 WH<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am WH<4>: 10 小时位 WH<3>: 8 小时位 WH<2>: 4 小时位 WH<1>: 2 小时位 WH<0>: 1 小时位
—	bit7	—	—
WM<6:0>	bit6~0	R/W	分钟(BCD 码)位 WM<6>: 40 分钟位 WM<5>: 20 分钟位 WM<4>: 10 分钟位 WM<3>: 8 分钟位 WM<2>: 4 分钟位 WM<1>: 2 分钟位 WM<0>: 1 分钟位

RTC 日闹钟寄存器 (RTC_DA)

偏移地址: 0C_H

复位值: xxxxxxxx_xxxxxxxx_xxxxxxxx_xxxxxxxx_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

保留

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

保留 DH<5:0> 保留 DM<6:0>

—	bit31-14	—	—
DH<5:0>	bit13~8	R/W	小时(BCD 码)位 DH<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am DH<4>: 10 小时位 DH<3>: 8 小时位 DH<2>: 4 小时位 DH<1>: 2 小时位

			DH<0>: 1 小时位
—	bit7	—	—
DM<6:0>	bit6~0	R/W	分钟(BCD 码)位 DM<6>: 40 分钟位 DM<5>: 20 分钟位 DM<4>: 10 分钟位 DM<3>: 8 分钟位 DM<2>: 4 分钟位 DM<1>: 2 分钟位 DM<0>: 1 分钟位

RTC 时分秒寄存器 (RTC_HMS)

偏移地址: 10H

复位值: 00000000_XXXXXXXX_XXXXXXXX_XXXXXXXX B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留										HOUR<5:0>					
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		MIN<6:0>						保留		SEC<6:0>					

—	bit31-22	—	—
HOUR<5:0>	bit21~16	R/W	小时(BCD 码)位 HOUR<5>: 24 小时模式: 20 小时位 12 小时模式: 1 代表 pm; 0 代表 am HOUR<4>: 10 小时位 HOUR<3>: 8 小时位 HOUR<2>: 4 小时位 HOUR<1>: 2 小时位 HOUR<0>: 1 小时位
—	bit15	—	—
MIN<6:0>	bit14~8	R/W	分钟(BCD 码)位 MIN<6>: 40 分钟位 MIN<5>: 20 分钟位 MIN<4>: 10 分钟位 MIN<3>: 8 分钟位 MIN<2>: 4 分钟位 MIN<1>: 2 分钟位 MIN<0>: 1 分钟位
—	bit7	—	—

SEC<6:0>	bit6~0	R/W	秒(BCD 码)位 SEC<6>: 40 秒位 SEC<5>: 20 秒位 SEC<4>: 10 秒位 SEC<3>: 8 秒位 SEC<2>: 4 秒位 SEC<1>: 2 秒位 SEC<0>: 1 秒位
----------	--------	-----	---

注：寄存器 RTC_HMS 在进行写操作时，只支持字写入方式，不支持字节和半字写入方式。

RTC 年月日周寄存器 (RTC_YMDW)

偏移地址：14_H

复位值：XXXXXXXX_XXXXXXXX_XXXXXXXX_XXXXXXXX_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
YEAR<7:0>							保留				MON<4:0>				
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留		DAY<5:0>					保留		WEEK<6:0>						

YEAR<7:0>	bit31~24	R/W	年(BCD 码)位 YEAR<7>: 80 年位 YEAR<6>: 40 年位 YEAR<5>: 20 年位 YEAR<4>: 10 年位 YEAR<3>: 8 年位 YEAR<2>: 4 年位 YEAR<1>: 2 年位 YEAR<0>: 1 年位
—	bit23-21	—	—
MON<4:0>	bit20~16	R/W	月(BCD 码)位 MON<4>: 10 月位 MON<3>: 8 月位 MON<2>: 4 月位 MON<1>: 2 月位 MON<0>: 1 月位
—	bit15-14	—	—
DAY<5:0>	bit13~8	R/W	日(BCD 码)位 DAY<5>: 20 日位 DAY<4>: 10 日位 DAY<3>: 8 日位 DAY<2>: 4 日位 DAY<1>: 2 日位 DAY<0>: 1 日位

—	bit7	—	—
WEEK<6:0>	bit6~0	R/W	星期(BCD 码)位 WEEK<6>: 星期六位 WEEK<5>: 星期五位 WEEK<4>: 星期四位 WEEK<3>: 星期三位 WEEK<2>: 星期二位 WEEK<1>: 星期一位 WEEK<0>: 星期日位

注: 寄存器 RTC_YMDW 在进行写操作时, 只支持字写入方式, 不支持字节和半字写入方式。

RTC 中断使能寄存器 (RTC_IE)

偏移地址: 18H

复位值: 00000000_00000000_00000000_10000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留						WALE	DALE	保留			MONIE	DAYIE	HORIE	MINIE	SCDIE

—	bit31-10	—	—
WALE	bit9	R/W	周闹钟使能位 0: 禁止 1: 使能
DALE	bit8	R/W	日闹钟使能位 0: 禁止 1: 使能
—	bit7-5	—	—
MONIE	bit4	R/W	月中断使能位 0: 禁止 1: 使能
DAYIE	bit3	R/W	日中断使能位 0: 禁止 1: 使能
HORIE	bit2	R/W	时中断使能位 0: 禁止 1: 使能
MINIE	bit1	R/W	分中断使能位 0: 禁止 1: 使能
SCDIE	bit0	R/W	秒中断使能位 0: 禁止 1: 使能

RTC 中断标志寄存器 (RTC_IF)

偏移地址: 1C_H

复位值: 00000000_00000000_00000000_10000000_B

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

保留

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

保留

WAFG

DAFG

保留

MONIF

DAYIF

HORIF

MINIF

SCDIF

—	bit31-10	—	—
WAFG	bit9	R/W	周闹钟标志位 0: 闹钟事件不匹配 1: 闹钟事件匹配 软件写 1 清除标志位, 写 0 无效
DAFG	bit8	R/W	日闹钟标志位 0: 闹钟事件不匹配 1: 闹钟事件匹配 软件写 1 清除标志位, 写 0 无效
—	bit7-5	—	—
MONIF	bit4	R/W	月中断标志位 (中断周期为每月第一天 00 小时 00 分钟 00 秒) 0: 未产生月中断 1: 产生月中断 软件写 1 清除标志位, 写 0 无效
DAYIF	bit3	R/W	日中断标志位 (中断周期为每天) 0: 未产生日中断 1: 产生日中断 软件写 1 清除标志位, 写 0 无效
HORIF	bit2	R/W	时中断标志位 (中断周期为每小时) 0: 未产生小时中断 1: 产生小时中断 软件写 1 清除标志位, 写 0 无效
MINIF	bit1	R/W	分中断标志位 (中断周期为每分钟) 0: 未产生分钟中断 1: 产生分钟中断 软件写 1 清除标志位, 写 0 无效
SCDIF	bit0	R/W	秒中断标志位 (中断周期为每秒) 0: 未产生秒中断 1: 产生秒中断 软件写 1 清除标志位, 写 0 无效

注: 对 RTC_IF 寄存器中的各中断标志位, 写 0 无效, 写 1 才能清除标志位; 读操作时, 读取的值为 1 表示有中断发生。

5.8 看门狗定时器 (WDT)

5.8.1 概述

当配置字 CFG_WORD1 配置为“硬件看门狗使能”时，即 CFG_WDTEN 位配置为 1，软件不可配置 WDT_LOAD 寄存器。上电复位后看门狗立即启动 (WDT 使用 32KHz LRC 时钟计数)，WDT 载入 CFG_WORD1 配置字中 WDTLRL 参数对应的计数初值的 1/4，并进行递减计数，计数到 0 时，窗口计数器加“1”，并在下一计数时钟到来时，计数器再次载入 WDTLRL 参数对应的计数初值的 1/4，并继续递减计数。当窗口计数器计数到 2 时 (WDT 累计计数为 WDTLRL 的一半)，WDT 产生中断标志。当窗口计数器计数到 4 (WDT 累计计数等于 WDTLRL) 之前，没有在相应的喂狗窗口期进行喂狗动作，WDT 模块将产生复位信号。软件只能读写 WDT_LOCK、写 WDT_INTCLR，其它 WDT 相关特殊功能寄存器不再可写，只能读取，读 WDT_LOAD 得到的值为“WDTLRL 参数对应的计数初值”，读 WDT_CON 将返回“0x0000_000F”。

当配置字 CFG_WORD1 配置为“硬件看门狗禁止”时，即 CFG_WDTEN 位配置为 0，上电看门狗不启动，但软件可配置看门狗使能，且软件可配置 WDT_LOAD 寄存器。当配置为“软件看门狗使能”时，即软件配置 WDT_CON 寄存器的 WDTEN 为 1，WDT 计数器载入 WDT_LOAD 寄存器值的 1/4，开始递减计数，当计数到 0 时，窗口计数器加“1”，并在下一个计数时钟到来时，计数器再次载入 WDT_LOAD 寄存器值的 1/4，并继续递减计数。当窗口计数器计数到 2 时 (WDT 累计计数为 WDT_LOAD 的一半)，WDT 产生中断标志。当窗口计数器计数到 4 (WDT 累计计数等于 WDT_LOAD) 之前，没有在相应的喂狗窗口期进行喂狗动作，则 WDT 模块将产生复位信号。配置 CLKS，可以选择计数时钟源；配置 WDT_LOAD 寄存器，可设置计数初值；读取 WDT_VALUE，可得到 WDT 当前计数值。写入装载值寄存器 WDT_LOAD 时，计数器当前值寄存器被清零。

WDT 模块支持寄存器写保护，配置寄存器 WDT_LOCK=0x1ACCE551，可去除 WDT 寄存器的写保护状态，进行被保护寄存器的写操作，否则无法对被保护寄存器写入。

注 1: 在 SWD 调试模式下，需要禁止 WDT，否则在调试过程中，WDT 会始终保持工作，可能会产生计数溢出复位，导致芯片调试异常。

注 2: 若使能了 WDT，进入深睡眠模式后，WDT 复位无法唤醒系统，因此必须使能 WDT 中断，通过 WDT 中断唤醒系统。

5.8.2 特殊功能寄存器

WDT 计数器装载值寄存器 (WDT_LOAD)

偏移地址: 00_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
LOAD<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
LOAD<15:0>															

LOAD<31:0>	bit31-0	W	WDT 计数器重载值 计数范围 0x0000_0001~0xFFFF_FFFF。如果为 0, WDT 不计数。
------------	---------	---	---

WDT 计数器当前值寄存器 (WDT_VALUE)

偏移地址: 04_H

复位值: 11111111_11111111_11111111_11111111_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
VALUE<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
VALUE<15:0>															

VALUE<31:0>	bit31-0	R	WDT 计数器当前值 读取时返回 WDT 计数器的当前计数值
-------------	---------	---	--

WDT 控制寄存器 (WDT_CON)

偏移地址: 08_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留												CLKS	RSTEN	IE	EN

—	bit31-4	—	—
CLKS	bit3	R/W	WDT 计数时钟选择位 0: PCLK 1: LRC 时钟 (约 32KHz)
RSTEN	bit2	R/W	WDT 复位使能位 0: 禁止 1: 使能, WDT 计数到 0 时, 产生复位信号, 将芯片复位
IE	bit1	R/W	WDT 中断使能位

			0: 禁止 1: 使能, WDT 计数到 0 时, 产生中断标志
EN	bit0	R/W	WDT 模块使能位 0: 禁止 1: 使能

注: WDT_CON 寄存器中的各个控制位, 仅在配置字 CFG_WORD1 的配置位 CFG_WDTEN=0 时才有效。

WDT 中断标志清除寄存器 (WDT_INTCLR)

偏移地址: 0C_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
INTCLR<31:16>															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
INTCLR<15:0>															

INTCLR<31:0>	bit31-0	W	WDT 中断标志清零位 对 WDT_INTCLR 寄存器进行任意写操作, WDT 中断标志位均被清零, 计数器重载 WDT_LOAD 寄存器值, 继续递减计数
--------------	---------	---	---

WDT 中断标志寄存器 (WDT_RIS)

偏移地址: 10_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															WDTIF

—	bit31-1	—	—
WDTIF	bit0	R	WDT 中断标志位 0: 未产生中断 1: WDT 计数器计数到 0, 产生中断 写寄存器 WDT_INTCLR, 可清除 WDT 中断标志位

WDT 访问使能寄存器 (WDT_LOCK)

偏移地址: 00_H

复位值: 00000000_00000000_00000000_00000000_B

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
保留															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
保留															LOCK

—	bit31-1	W	对 WDT_LOCK<31:0>写 0x1ACCE551 时, 位 LOCK 为 0; 写其它值时位 LOCK 为 1
LOCK	bit0	R/W	WDT 寄存器保护状态位 0: WDT 寄存器处于未保护状态 1: WDT 寄存器处于保护状态 对 WDT_LOCK 寄存器写入 0x1ACCE551, 被保护的寄存器处于未保护状态; 写入其它值, 处于保护状态

注 1: WDT_LOCK 寄存器为只写 32 位寄存器, 其中仅 LOCK 位可读, 该寄存器必须使用字操作访问方式。

注 2: WDT_LOCK 保护的寄存器为 WDT_LOAD, WDT_CON, WDT_INTCLR。

第6章 RF收发器—工作模式控制

RF 收发器各工作模式之间的切换控制如下图所示：




图 6-1 RF 收发器工作模式控制示意图

6.1 POWER DOWN模式

在此模式下除了低功耗数字 LDO 电源工作外，所有模拟模块关闭，寄存器状态保持并可读写（但 FIFO 不可操作，中断标志不可清），RF 收发器整体功耗约为 1.5uA。

设置寄存器 PD_CTRL（寄存器 MISC0 的 Bit15）为高可以进入 POWER DOWN 模式，如果设置为低则退出 POWER DOWN 模式（引脚 CE 需保持为高电平）。RF 收发器从 POWER DOWN 模式退出进入 IDLE 模式后若无收发要求将自动进入 SLEEP 模式。

6.2 SLEEP模式

在此模式下低功耗数字 LDO 电源与晶体振荡器工作，但是晶体振荡器的缓冲器未使能，片内数字电路无时钟，寄存器状态保存并可读写（但 FIFO 不可操作，中断标志不可清），使用 12MHz 晶体振荡器时，RF 收发器整体功耗约为 25uA。

当 RF 收发器没有收发要求关闭 DBUS_TXEN（寄存器 TRCTL 的 Bit8）/DBUS_RXEN（寄存器 TRCTL 的 Bit7）时，自动从 IDLE 模式进入 SLEEP 模式，当有收发请求时开启 DBUS_TXEN/DBUS_RXEN，RF 收发器从 SLEEP 模式恢复至 IDLE 模式后进入 TX/RX 工作模式。

6.3 IDLE模式

在此模式下数字 LDO 电源工作在正常模式，晶体振荡器工作，晶体振荡器的缓冲器使能，片内数字电路有系统时钟，但是 PLL 电路和收发器未工作，使用 12MHz 晶体振荡器时，RF 收发器整体功耗小于 2mA。

RF 收发器收发完成后自动从 TX/RX 模式进入 IDLE 模式。

6.4 TX模式

当使能 RF 收发器 DBUS_TXEN 并且发送 FIFO 处于有效状态后，RF 收发器进入 TX 模式。在发送完成之后，RF 收发器进入 IDLE 模式，关闭 DBUS_TXEN 后，RF 收发器进入 SLEEP 模式。

6.5 RX模式

当使能 RF 收发器 DBUS_RXEN 并且接收 FIFO 处于有效状态后，RF 收发器进入 RX 模式。若 FIFO 为占用状态不满足接收条件时，RF 收发器进入 IDLE 模式，关闭 DBUS_RXEN 后，RF 收发器进入 SLEEP 模式。

注：FIFO 处于有效状态指 FIFO 配置寄存器 FIFO0CTRL/FIFO1CTRL 中所填 PIPE（PRX_FIFO_n_PIPE），与当前收取包的 PIPE 地址匹配且 PRX_FIFO_n_OCPY = '1'。

第7章 RF收发器一包结构

7.1 PTX发送数据包结构




图 7-1 PTX 发送数据包结构示意图

Preamble

支持 2,4,6...16bytes, 长度可通过寄存器 PREAMBLE_LEN (PKTCTRL 寄存器的 Bit15-Bit13) 配置。

PIPE Address(Syncword)

支持 16/32/48bits, 长度可通过寄存器 SYNCWORD_LEN (PKTCTRL 寄存器的 Bit12-Bit11) 配置。支持 4 路数据通道, PIPE Address 可通过寄存器 0x40~0x47 配置。

Trailer

支持 4~18bits, 长度可通过 TRAILER_LEN (PKTCTRL 寄存器的 Bit10-Bit8) 配置。

PID

PID 长度为 2bits, 发送时由硬件自动产生。

PTX 每发送一次新的数据包 PID 将自动加‘1’。

PRX 针对当前接收的 PIPE 地址, 依据 PID 与 CRC 值确定当前包为新接收包或重传包 (重传包会被丢弃)。

PTX 若重发超时, 在下次重新发送时 PID 不累加。

NOACK

此指示位用于当 ACK 功能使能时, PTX 告知 PRX 当前包无需 ACK 的特例情况。可以通过 PTX_FIFO_NOACK (FIFOCTRL 寄存器的 Bit4) 进行设置。

PAYLOAD

硬件链路控制方式下, 每级 FIFO 最大支持 63bytes 的 PAYLOAD, 非定长模式 FIFO 的第一个 byte 代表 PAYLOAD 的长度, 定长模式 PAYLOAD 长度由寄存器 FIX_PLD_LEN 配置。

软件链路控制方式下, PAYLOAD 的长度由主控 MCU 芯片决定。

CRC

硬件链路控制方式下, 支持 CRC16 与 CRC8 两种模式, 可通过 CRC_SEL (MISC1 寄存器的 Bit14) 配置。

CRC16 生成多项式为: $x^{16}+x^{12}+x^5+1$

CRC8 生成多项式为: x^8+x^2+x+1

软件链路控制方式下不支持硬件 CRC 功能。

7.2 PRX发送ACK包结构

PRX 发送的 ACK 包结构示意图如下所示：



图 7-2 PRX 发送 ACK 包结构示意图

若 ACK 带 ACK PAYLOAD 功能未使能，则 PRX 只返回 Preamble 与 PIPE Address 两部分。

若 ACK 带 ACK PAYLOAD 功能使能，则 PRX 返回 Preamble、 PIPE Address、 Trailer、 PAYLOAD 与 CRC。

Preamble、 PIPE Address、 Trailer、 PAYLOAD 与 CRC 的配置方式见 7.1 节 PTX 发送数据包结构内的描述。

第8章 RF收发器—链路控制方式

RF 收发器支持硬件链路控制通信与软件链路控制通信方式，可通过寄存器 `PACK_LENGTH_EN`（`MISC1` 寄存器的 `Bit12`）进行配置。详细收发流程与操作请参考《应用笔记_HW2000B_User_Guide》数据包收发章节的内容。

8.1 硬件链路控制方式

当设置 `PACK_LENGTH_EN` 为‘1’时，芯片处于硬件链路控制通信模式。硬件链路控制方式包括两种操作方式，非定长模式和定长模式，可通过 `0x31` 寄存器的 `FIX_PLD_LEN_EN` 位来配置，置‘1’为定长模式使能，置‘0’为非定长模式，默认为非定长模式。

非定长模式支持两级收发 FIFO，每级 FIFO 最大支持 63bytes PAYLOAD，并具有 PAYLOAD 的自动硬件 CRC 校验功能。支持 ACK 功能，ACK 包是否带 ACK PAYLOAD 功能可配。

非定长下所填 FIFO 的第一个 byte 代表该级 FIFO 中的 PAYLOAD 的长度(需大于 0)，PRX 可依据存放收取 PAYLOAD 的 FIFO 中的第一个 byte 值确定所需读取 PAYLOAD 的长度。

定长模式支持两级收发 FIFO，每级 FIFO 最大支持 63bytes PAYLOAD，不支持 ACK 及 ACKPAYLOAD 功能。定长模式下的 PAYLOAD 长度通过寄存器 `FIX_PLD_LEN` 寄存器配置。

8.2 软件链路控制方式

当设置 `PACK_LENGTH_EN` 为‘0’时，RF 收发器处于软件链路控制通信模式。

此模式只支持 FIFO0 一级 FIFO，不支持 ACK 与硬件 CRC 校验功能。

软件链路模式适用于需要发送较长 PAYLOAD 长度(>63 bytes)的场合，主控 MCU 芯片需依据 FIFO 的半空与半满标志配合收发流程。

通过配置 `FW_HW_TERM_EN` 控制位（`MISC1` 寄存器的 `Bit11`），可以选择不同的 PTX 停止发送条件：

`FW_HW_TERM_EN = ‘1’`时，FIFO0 的读写指针相同时状态机自动停止发送数据；

`FW_HW_TERM_EN = ‘0’`时，PTX 循环发送 FIFO0 内部的数据，由主控 MCU 芯片关闭 `DBUS_TXEN` 来决定何时停止发送数据，该方式可方便用于测试 PTX 连续发送模式下的性能指标。

第9章 RF收发器—多PIPE逻辑通道

RF 收发器支持 4 个数据 PIPE 逻辑通道，即 PIPE0~PIPE3，每个 PIPE 都有各自的物理地址，默认 PIPE0/PIPE1 使能。各 PIPE 地址配置详见寄存器 0x40~0x47 描述。各 PIPE 使能，ACK 功能与 ACK 带 PAYLOAD 功能使能详见 PIPECTRL 寄存器描述。

以使用 PIPE0 逻辑通道通讯为例，PIPECTRL 寄存器配置如下：

- ◆ 若不使能 ACK 功能

P0_EN = '1'; P0_ACK_EN = '0'; P0_ACKPAYLOAD_EN = '0'。

- ◆ 若使能 ACK 不带 PAYLOAD 功能

P0_EN = '1'; P0_ACK_EN = '1'; P0_ACKPAYLOAD_EN = '0'。

- ◆ 若使能 ACK 带 PAYLOAD 功能

P0_EN = '1'; P0_ACK_EN = '1'; P0_ACKPAYLOAD_EN = '1'。

PRX 可支持与 4 个不同 PIPE 地址的 PTX 通讯。为确保 PRX 能回复 ACK 至正确的 PTX，PRX 在收到数据包之后会保存所接收的 PIPE 地址并在回复 ACK 时用作 PIPE 发送地址。

图 9-1 所示为 4 路 PIPE 通讯示意图，4 路 PIPE 都具有独立的 PIPE 地址。PRX 可分时进行不同 PIPE 的相关通讯，但在一路 PIPE 完整收发流程完成之前，PRX 不会与另一路 PIPE 地址的 PTX 通讯。当多路 PTX 与 1 路 PRX 通讯时，设置各 PTX 的 AUTO_RX_ACK_TIME 寄存器值（MISC2 寄存器的 Bit7-Bit0）可以有效避免各个 PIPE 之间的干扰。




图 9-1 4 路 PIPE 通讯示意图

第10章 RF收发器—自动响应ACK与自动重传ART

10.1 ACK不带ACK PAYLOAD

当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 功能后(PIPECTRL 寄存器中的 Pn_EN = '1' 并且 Pn_ACK_EN = '1'), PRX 在接收 CRC 完成后由 RX 模式自动切换为 TX 模式发送 ACK 包, PTX 在发送 CRC 完成后由 TX 模式自动切换为 RX 模式等待接收 ACK 包。PTX 在接收 ACK 完成、PRX 在发送 ACK 完成后置起相应的 FIFO 中断标志位(详见图 11-3)。

PTX 如果在 AUTO_RX_ACK_TIME 时间内没有成功接收到 PRX 发送的 ACK 信号, PTX 将自动重传上一个数据包。如重传次数超过设定次数 RE_TX_TIMES (MISC0 寄存器的 Bit11-Bit8), INT 寄存器中的 INTn 中断标志位与 FIFO 发送指示位 PTX_FIFO_n_FAIL (FIFO_nCTRL 寄存器的 Bit15) 将同时置'1'指示发送失败(详见图 11-4 至图 11-6)。

PRX 在接收 CRC 完成后若出现 CRC 错误将不切换 RX 模式而等待自动重收(详见图 11-7)。

在 ACK 功能使能时, 通过配置 PTX_FIFO_n_NOACK 控制位可告知 PRX 当前发送包无需自动 ACK。

10.2 ACK带ACK PAYLOAD

当 PTX 与 PRX 同时使能当前通信 PIPE 的 ACK 带 ACK PAYLOAD 功能后 (Pn_EN = '1', Pn_ACK_EN = '1' 并且 Pn_ACKPAYLOAD_EN = '1'), PRX 在发送 ACK 的过程中自动从满足条件的 ACK FIFO 中取出 ACK PAYLOAD 进行发送。ACK FIFO 的第一个 byte 代表 ACK PAYLOAD 的长度, 填写值需大于 0。PTX 在接收到 ACK PAYLOAD 后将数据填入满足条件的 ACK FIFO 中, 并置起该 ACK FIFO 的相应状态指示位 (INT 寄存器中的 ACKINTn、FIFO_n_ACK_POS 和 ACKINTn_W_ACKPAY, ACKFIFO_nCTRL 寄存器中的 PTX_ACKFIFO_n_PIPE)。ACK FIFO 的操作流程与 DATA FIFO 的流程基本一致。

若 PRX 无满足条件的 ACK FIFO, 在发送 ACK 包时将自动忽略发送 ACK PAYLOAD 与 CRC 环节, PTX 在接收 ACK 包时会检测到长度为 0 的 ACK PAYLOAD 而自动忽略接收 CRC 环节。

PTX 若检测到收取的 ACK PAYLOAD 有 CRC 错误, 将由 RX 模式转入 TX 模式进行重发。如重传次数超过设定次数 RE_TX_TIMES, PTX_FIFO_n_FAIL 将置'1'指示发送失败。

注: 满足条件的 ACK FIFO 指 ACK FIFO 配置寄存器 ACKFIFO0CTRL/ACKFIFO1CTRL 中所填 PIPE (PRX_ACKFIFO_n_PIPE), 与当前收取包的 PIPE 地址匹配且 PRX_ACKFIFO_n_OCPY = '1'。

第11章 RF收发器—数据与控制接口

11.1 FIFO

RF 收发器支持两级 DATA FIFO(每级 64bytes)与两级 ACK FIFO(每级 32bytes)。DATA FIFO 用于存放收发的 PAYLOAD 数据，其访问地址为 0x32 与 0x33，ACK FIFO 用于存放收发的 ACK PAYLOAD 数据，其访问地址为 0x34 与 0x35。




图 11-1 FIFO 控制示意图

对于 PTX, 在发送 PAYLOAD 前可以通过 SPI 向 DATA FIFO 内填写数据, 在发送过程中 DATA FIFO 的读取权限交于内部状态机, 在发送过程中禁止 SPI 接口读 DATA FIFO 操作;

对于 PRX, 在接收 PAYLOAD 过程中 DATA FIFO 的写入权限交于内部状态机, 在此过程中禁止 SPI 接口写 DATA FIFO 操作。

类似的, 若使能 ACK 带 PAYLOAD 功能, 对于 PRX, 在 ACK PAYLOAD 发送前可以通过 SPI 向 ACK FIFO 内填写数据, 在发送过程中 ACK FIFO 的读取权限交于内部状态机, 在发送过程中禁止 SPI 接口读 ACK FIFO 操作;

对于 PTX, 在接收 ACK PAYLOAD 过程中 ACK FIFO 的写入权限交于内部状态机, 在此过程中禁止 SPI 接口写 ACK FIFO 操作。

11.2 中断

11.2.1 硬件链路控制中断

ACK 不使能中断

在 ACK 不使能情况下，PTX 在发送完成后置起相应的发送 FIFO 中断标志位 INT_n ，同样 PRX 在接收完成后置起相应的接收 FIFO 中断标志位（如图 11-2 所示）。




图 11-2 ACK 不使能情况中断示意图

ACK 使能不帶 ACK PAYLOAD 中断

在 ACK 使能不帶 ACK PAYLOAD 情况下，若 PTX 发送来自 FIFO n 的 PAYLOAD，在接收 ACK 成功后，对应的中断标志位 INT_n 将置‘1’。

若 PRX 在成功接收后将 PAYLOAD 填入 FIFO n ，PRX 在返回 ACK 完成后对应的中断标志位 INT_n 将置‘1’。（如图 11-3 所示）。




图 11-3 ACK 使能不帶 ACK PAYLOAD 中断示意图

图 11-4 至图 11-6 所示为可能出现的收发不成功情况，PTX 在发送完成后切换为接收 ACK 状态，若在等待 ACK 时间内（AUTO_RX_ACK_TIME）没有收到有效 ACK 信号，将再次切换为自动重传。

PRX 在接收成功后会判断收取的 PID，若收取的 PID 与 CRC 与上一次相同，将视为重收包，不再出中断（只返回 ACK）。




图 11-4 PTX 自动重传情况 1 中断示意图




图 11-5 PTX 自动重传情况 2 中断示意图




图 11-6 PTX 自动重传情况 3 中断示意图(重发超时，重发次数为 2)

- 注 1: 自动重传次数设置 RE_TX_TIMES 需大于‘1’。
- 注 2: 若 PTX 在 RE_TX_TIMES 次数内未接收到 ACK, PTX 在置起中断 INTn 的同时 PTX_FIFO_n_FAIL 将置‘1’。
- 注 3: 若 PTX 重传超时, 在发送下一包时 PID 较上一次保持不变。
- 注 4: 重收弃包功能只在 ACK 使能的情况下有效。




图 11-7 PRX 自动重收中断示意图

图 11-7 所示为 PRX 自动重收的情况，PRX 在接收到数据包之后若检测 CRC 有误将不返回 ACK 而切换至自动重收，直至收到正确的数据包并返回 ACK 之后置起中断标志。PTX 在 AUTO_RX_ACK_TIME 时间内无法接收有效 ACK 将自动重传。

ACK 使能带 ACK PAYLOAD 中断

在 ACK 带 ACK PAYLOAD 情况下，若 PTX 从 FIFO_n 中发送 PAYLOAD 之后成功接收 ACK PAYLOAD 后填入 ACK_FIFO_n，对应的中断标志位 INT_n 与 ACK_INT_n 将置‘1’。

若 PRX 从 ACKFIFO_n 中返回 ACK PAYLOAD，在下次收到新包后（同一 PIPE PID 发生变化），对应的中断标志位 ACK_INT_n 将置‘1’（如图 11-8 所示）。




图 11-8 ACK 带 ACK PAYLOAD 情况中断示意图




图 11-9 PTX 接收 ACK CRC ERROR 情况中断示意图

PTX 接收到 ACK PAYLOAD 之后若检测到 CRC 错误，将进行重发，不置起中断（如图 11-9 所示）。




图 11-10 PRX 无满足条件 ACK PAYLOAD 发送情况中断示意图

PRX 若无满足条件的 ACK FIFO，将忽略发送 ACK PAYLOAD，PTX 检测到长度为 0 的 ACK PAYLOAD，置起 ACK_INT0（假设 ACK_FIFO0 满足接收状态）的同时将 ACKINT0_W_ACKPAY 状态位置‘0’，指示此次中断无 ACK PAYLOAD。PRX 在下次即使接收到的 PID 发生变化也不置起 ACKINT0 中断（如图 11-10 所示）。

11.2.2 软件链路控制中断

软件链路控制情况下 PTX 的 IRQ 引脚指示发送状态，发送完成后 IRQ 电平翻转。

PRX 在接收到可相关的 PIPE 地址后置中断标志位 INTn，可通过中断标志清零寄存器或 SPI 读取接收 FIFO 自动清相应的中断 INTn（如图 11-11 所示）。




图 11-11 软件链路控制方式下中断示意图

11.3 SPI通信接口

RF 收发器支持 4 线 SPI 通信接口，支持 SLEEP 模式下对寄存器的读写操作，支持 FIFO 连读连写。

11.3.1 SPI帧格式




图 11-12 SPI 帧格式

其中 8bit 命令帧首位为读写控制位，‘0’为只读操作，‘1’为读写操作（读取某寄存器值的同时可以写入值），后 7 位为读写地址位。

SPI 数据帧按 SPI 接口访问对象不同有所区别，如果 SPI 访问内部寄存器则数据帧固定为 2bytes，如果 SPI 访问 FIFO（寄存器地址：0x32, 0x33, 0x34, 0x35），在非连读连写情况下为 1byte（内部 FIFO 数据宽度），在连读连写情况下数据长度由主设备访问长度决定。

数据格式为高位（MSB）在前，低位（LSB）在后。

11.3.2 寄存器访问时序

SPI 接口读写寄存器操作时序如图 11-13 与图 11-14 所示。




图 11-13 SPI 写寄存器时序

注：写寄存器时 MISO 送出的 D'x 为所访问寄存器的原始值。




图 11-14 SPI 读寄存器时序

11.3.3 FIFO 访问时序

FIFO 支持连续读写操作，最小单位为 1byte，SPI 接口读写 FIFO 操作时序如图 11-15 与图 11-16 所示。




图 11-15 SPI 写 FIFO 时序




图 11-16 SPI 读 FIFO 时序

11.3.4 SPI时序参数




图 11-17 SPI 时序参数示意图

Symbol	Parameter	Min.	Units
T _{cc}	CSN to SCK setup time	20	ns
T _{ch}	SCK high time	62.5	ns
T _{cl}	SCK low time	62.5	ns
T _{cch}	SCK to CSN hold time	40	ns
T _{cwh}	CSN inactive time	125	ns

表 11-1 SPI 时序参数

第12章 RF收发器—其它功能与设置

12.1 RF收发器复位

RF 收发器共提供三个复位源，分别为上电 POR 复位、片选引脚 CE 复位、SFT_RST 软件复位。

上电 POR 复位、片选引脚 CE 复位为全芯片复位，软件复位只复位芯片内部各状态信号，内部寄存器状态保持。

需要注意的是，由于 MCU 复位唤醒时间比 RF 复位唤醒时间短，所以，MCU 复位唤醒后需要进行适当延时，再对 RF 收发器进行 SPI 操作。

12.2 频点设置

在数据收发时，收发两端的频点设置必须一致。可使用的频点范围是 2402MHz ~ 2483MHz，频点间隔为 1MHz，共 82 个可用频点。频点可以通过信道号寄存器 PLL_CH_NO 设置，最终发送或接收的频点值为 RF_FREQ_BASE + PLL_CH_NO(MHz)。

注：需在使能发送或接收之前完成频点设置。

12.3 自动频偏校正(AFC)

在无线收发器的两端，由于晶振、工作环境等因素的影响，使得收发两端的频率会有一些的偏差。RF 收发器在接收数据时提供了自动频偏校正的功能（AFC），寄存器 AFC_MCTRL（MISC2 寄存器的 Bit14）为 AFC 功能使能控制位。

12.4 软件频偏校正

除硬件自身提供的 AFC 功能之外，RF 收发器还给软件提供了频偏校正的接口。

寄存器 RF_FREQ_FRACTION（FOCCFG 寄存器的 Bit11-Bit0）用于填写频偏的补偿值，该寄存器具体设置的计算公式如下：

$$\text{RF_FREQ_FRACTION} = \text{round}(f_{\text{dev}}/10^6 \cdot 2048), \text{ 频率补偿的精度约为 } 250\text{Hz}.$$

其中 f_{dev} = 目标频点-实际频点（Hz）

对于接收端，RF 收发器提供了硬件评估的频偏指示寄存器 FREQ_ESTIMATION（STATUS0 寄存器的 Bit9-Bit0，二进制补码），该寄存器的数据和实际频偏频率 f_{dev} 的对应关系如下：

当 250kbps 数据速率时： $f_{\text{dev}} = \text{FREQ_ESTIMATION}/1024 \cdot 10^6(\text{Hz})$

当 1Mbps 数据速率时： $f_{\text{dev}} = \text{FREQ_ESTIMATION}/256 \cdot 10^6(\text{Hz})$

用户可依据频偏指示寄存器 FREQ_ESTIMATION 的值推算 f_{dev} ，完成对频偏补偿寄存器 RF_FREQ_FRACTION 的配置。

12.5 前导码指示

数据包以“0101”序列作为整个数据包的前导，RF 收发器可以通过检测收到的连续“01”数据的个数作为数据包前导序列的指示，具体需要检测的“01”数据个数可以通过设置寄存器 PREAMBLE_NUM（FOCCFG 寄存器的 Bit15-Bit12）确定。如果 RF 收发器检测到有效的前导序列，寄存器 PQT（STATUS0 寄存器 Bit11）指示为高电平。

12.6 RSSI功能

在接收模式时，芯片会评估天线端接收到的信号能量的大小，该数值会保存在寄存器 RSSI 中。RSSI 的读数单位是 dBm，数据的格式为二进制补码形式的有符号数。推荐在数据包地址相关完成后(STATUS1 寄存器中的 PIPE_ADDR_MATCH 为‘1’)读取 RSSI 的数值。RSSI 值与输入功率对应关系详见《应用笔记_HW2000B_User_Guide》RSSI 章节的内容。

12.7 载波检测指示(Carrier Detect)功能

RF 收发器支持载波检测功能，即在接收模式时，RF 收发器会监控带内的接收信号能量，当接收信号能量大于设置的域值，并保持一定时间(>8us)后，RF 收发器会给出载波检测指示信号。

载波指示的能量域值可以通过 CDTH 寄存器设置，当输入信号能量超过 CD_TH1 设置，并且保持超过 8us 后，载波检测指示位 CD 会置高，如果信号能量降低并小于 CD_TH2 的设置，载波检测指示位将立刻复位。

CD_TH1 和 CD_TH2 设置时的具体单位为 dBm，数据格式为二进制补码形式的符号数。

CD_TH1 与 CD_TH2 的设置方法：

- 1) 在接收灵敏度点读取 RSSI 寄存器值；
- 2) CD_TH1 的设置值为 RSSI - 2dBm；
- 3) CD_TH2 的设置值为 RSSI - 5dBm。

推荐使用《应用笔记_HW2000B_User_Guide》寄存器初始化设置章节给定的 CD 阈值。

12.8 FEC、CRC、SCRAMBLE功能

RF 收发器支持数据自动的 FEC 纠错码功能，码率 R 为 2/3。使用 FEC 可以纠正传输中的传输错误，可以提高系统在低信噪比环境下传输成功率，但 FEC 会增加冗余数据，增加数据包的传送时间。可以通过配置寄存器 FEC_TYPE (PKTCTRL 寄存器 Bit5-Bit4) 使能 FEC。

硬件链路控制模式下 CRC 算法由硬件实现，CRC 移位寄存器初始值可通过寄存器 CRC_INIT_DATA (MISC1 寄存器 Bit7-Bit0) 设置。

支持 CRC16 与 CRC8 两种模式，可通过 CRC_SEL 配置。

CRC16 生成多项式为： $x^{16}+x^{12}+x^5+1$

CRC8 生成多项式为： x^8+x^2+x+1

RF 收发器支持数据的扰码功能，以增强长‘0’或长‘1’类型数据的传输能力。可以通过寄存器 SCRAMBLE_ON (MISC1 寄存器 Bit13) 开启扰码功能，扰码种子可通过寄存器 SCRAMBLE_DATA (MISC0 寄存器 Bit6-Bit0) 设置。

扰码区域为 PAYLOAD-CRC。其基本数据流为：




图 12-1 数据扰码生成器

12.9 定长功能

硬件链路模式下，RF 收发器支持定长收发模式，通过配置 0x31 寄存器的 fix_pld_len_en 控制位，即收发 payload length 分别由各自的 fix_pld_len 寄存器控制，发送完成产生中断。ack 功能 ack_payload 不支持定长模式。

12.10 PAD上拉、滤波、大电流驱动功能

RF 收发器支持 PAD 上拉、大电流驱动及 20ns 滤波功能，通过配置 REG26 实现使能或者不使能，20ns 滤波默认使能，上拉及大电流驱动默认不使能。

第13章 RF收发器—寄存器

13.1 寄存器列表

寄存器列表如下所示，红色字体标注的是 HW2181B 相对于 HW2181 新增添的两个寄存器。

地址	寄存器名称	功能说明	复位值
0x20	PKTCTRL	数据包配置寄存器	0x5000
0x21	TRCTL	发送接收使能寄存器	0x0000
0x22	CHANNR	Channel 设置寄存器	0x1830
0x23	MISC0	配置寄存器 0	0x0300
0x24	FOCCFG	频率偏差补偿寄存器	0x4000
0x25	FREQBASE	起始频点设置寄存器	0x0962
0x26	DS_PE	上拉和大电流驱动使能控制寄存器	0x000F
0x28	THRES	阈值设置寄存器	0x2103
0x29	MISC1	配置寄存器 1	0x1800
0x2A	MISC2	配置寄存器 2	0xC07E
0x2C	CDTH	CD 阈值设置寄存器	0x8883
0x2D	RSSI	接收信号能量指示寄存器	-
0x2E	STATUS0	状态寄存器 0	-
0x30	STATUS1	状态寄存器 1	-
0x31	FIX_LEN_EN	定长收发控制寄存器	0x0F01
0x32	FIFO0DATA	FIFO0 访问寄存器	-
0x33	FIFO1DATA	FIFO1 访问寄存器	-
0x34	ACKFIFO0DATA	ACKFIFO0 访问寄存器	-
0x35	ACKFIFO1DATA	ACKFIFO1 访问寄存器	-
0x36	FIFO0CTRL	FIFO0 配置寄存器	0x008E
0x37	FIFO1CTRL	FIFO1 配置寄存器	0x008E
0x38	ACKFIFO0CTRL	ACKFIFO0 配置寄存器	0x0E80
0x39	ACKFIFO1CTRL	ACKFIFO1 配置寄存器	0x0E80
0x3A	FIFOSTATUS	FIFO 状态寄存器	-
0x3B	CLEAR	FIFO 指针寄存器	-
0x3C	PIPECTRL	PIPE 设置寄存器	0x3000
0x3D	INT	中断寄存器	-
0x40	P0ADDR0	PIPE0 地址低 16bits	0xE7E7
0x41	P0ADDR1	PIPE0 地址中间 16bits	0xE7E7
0x42	P0ADDR2	PIPE0 地址高 16bits	0xE7E7
0x43	P1ADDR0	PIPE1 地址低 16bits	0xC2C2
0x44	P1ADDR1	PIPE1 地址中间 16bits	0xC2C2
0x45	P1ADDR2	PIPE1 地址高 16bits	0xC2C2
0x46	P2ADDR	PIPE2 地址低 8bits	0xxx58
0x47	P3ADDR	PIPE3 地址低 8bits	0xxxA7

表 13-1 寄存器列表

13.2 寄存器说明

寄存器	数据包配置寄存器 PKTCTRL				
地址	0x20				
复位值	0x5000				
位名称	位	读写	位说明	1	0
PREAMBLE_LEN	15:13	R/W	Preamble 长度设置	000: 2 bytes 001: 4 bytes 010: 6 bytes ... 111: 16 bytes	
SYNCWORD_LEN	12:11	R/W	Syncword 长度设置	00: 16 bits 01: 32 bits 10: 48 bits 11: reserved	
TRAILER_LEN	10:8	R/W	Trailer 长度设置	000: 4 bits 001: 6 bits ... 111: 18 bits Trailer 长度=设置值*2 + 4(bits)	
PACK_TYPE	7:6	R/W	数据编码方式选择	00: NRZ law data 01: Manchester data type 10: 8bit/10bit line code 11: Interleave data type	
FEC_TYPE	5:4	R/W	FEC 功能使能位	00: NO FEC 10: FEC23 others: reserved	
-	3:0	-	-	-	-

表 13-2 PKTCTRL 寄存器说明

寄存器	发送接收使能寄存器 TRCTL				
地址	0x21				
复位值	0x0000				
位名称	位	读写	位说明	1	0
-	15:9	-	-	-	-
DBUS_TXEN	8	R/W	发送使能 (与接收使能不能同时为‘1’)	使能	不使能
DBUS_RXEN	7	R/W	接收使能 (与发送使能不能同时为‘1’)	使能	不使能
-	6:0	-	-	-	-

表 13-3 TRCTL 寄存器说明

寄存器		Channel 设置寄存器 CHANNR				
地址	0x22					
复位值	0x1830					
位名称	位	读写	位说明	1	0	
-	15:14	-	-	-	-	
REF_FQ	13:9	R/W	参考时钟的频率 (MHz)	12M 晶振: 01100 16M 晶振: 10000 20M 晶振: 10100		
-	8:7	-	-	-		
PLL_CH_NO	6:0	R/W	RF channel number	The on-air frequency: F = RF_FREQ_BASE + PLL_CH_NO		

表 13-4 CHANNR 寄存器说明

寄存器		配置寄存器 MISC0				
地址	0x23					
复位值	0x0300					
位名称	位	读写	位说明	1	0	
PD_CTRL	15	R/W	POWER DOWN 模式使能信号 (芯片进入 POWER DOWN 模式后寄存器状态保持并可读写, 但 FIFO 不可操作, 中断标志不可清。)	使能	不使能	
SFT_RST	14	R/W	软件复位使能信号 (不复位寄存器值)	使能	不使能	
-	13:12	-	-	-		
RE_TX_TIMES	11:8	R/W	PTX 自动重发次数 (ACK 功能使能后有效)	注: 设置值需大于 1		
MISO_TRI_OPT	7	R/W	SPI 片选为高电平时, MISO 引脚状态配置	MISO 引脚输出使能	MISO 引脚输出不使能, 为高阻态	
SCRAMBLE_DATA	6:0	R/W	扰码种子	-		

表 13-5 MISC0 寄存器说明

寄存器		频率偏差补偿寄存器 FOCCFG				
地址	0x24					
复位值	0x4000					
位名称	位	读写	位说明	1	0	
PREAMBLE_NUM	15:12	R/W	接收检测 Preamble 长度	检测长度为 preamble_num*2 (bits)		
RF_FREQ_FRACTION	11:0	R/W	频率偏差补偿寄存器	详见 8.4 节		

表 13-6 FOCCFG 寄存器说明

寄存器	起始频点设置寄存器 FREQBASE				
地址	0x25				
复位值	0x0962				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
RF_FREQ_BASE	11:0	R/W	起始频点设置(MHz)	射频工作频率范围为 2402~2483MHz，设置值需配合 PLL_CH_NO 寄存器设置值，使 工作频率在支持频段范围内。	

表 13-7 FREQBASE 寄存器说明

寄存器	上拉和大电流驱动使能控制寄存器 DS_PE				
地址	0x26				
复位值	0x000F				
位名称	位	读写	位说明	1	0
CE_DS	15	R/W	CE PAD 大电流驱动使能	1: enable, 0: disable	
CSN_DS	14	R/W	CSN PAD 大电流驱动使能	1: enable, 0: disable	
SCK_DS	13	R/W	SCK PAD 大电流驱动使能	1: enable, 0: disable	
IRQ_DS	12	R/W	IRQ PAD 大电流驱动使能	1: enable, 0: disable	
MOSI_DS	11	R/W	MOSI PAD 大电流驱动使能	1: enable, 0: disable	
MISO_DS	10	R/W	MISO PAD 大电流驱动使能	1: enable, 0: disable	
CE_PE	9	R/W	CE PAD 上拉使能	1: enable, 0: disable	
CSN_PE	8	R/W	CSN PAD 上拉使能	1: enable, 0: disable	
SCK_PE	7	R/W	SCK PAD 上拉使能	1: enable, 0: disable	
IRQ_PE	6	R/W	IRQ PAD 上拉使能	1: enable, 0: disable	
MOSI_PE	5	R/W	MOSI PAD 上拉使能	1: enable, 0: disable	
MISO_PE	4	R/W	MISO PAD 上拉使能	1: enable, 0: disable	
CE_SONOF	3	R/W	CE FILTER 使能	1: enable, 0: disable	
CSN_SONOF	2	R/W	CSN FILTER 使能	1: enable, 0: disable	
SCLK_SONOF	1	R/W	SCLK FILTER 使能	1: enable, 0: disable	
MOSI_SONOF	0	R/W	MOSI FILTER 使能	1: enable, 0: disable	

表 13-8 DS_PE 寄存器说明

寄存器	阈值设置寄存器 THRES				
地址	0x28				
复位值	0x2103				
位名称	位	读写	位说明	1	0
EMPTY_THRES	15:11	R/W	FIFO0 半空阈值 (软件链路控制模式使用)	-	

FULL_THRES	10:6	R/W	FIFO0 半满阈值 (软件链路控制模式使用)	-
SYNC_THRES	5:0	R/W	同步字允许错误个数阈值	-

表 13-9 THRES 寄存器说明

寄存器	配置寄存器 MISC1				
地址	0x29				
复位值	0x1800				
位名称	位	读写	位说明	1	0
-	15	-	-	-	
CRC_SEL	14	R/W	CRC 选择控制	CRC8	CRC16
SCRAMBLE_ON	13	R/W	扰码功能使能位	使能	不使能
PACK_LENGTH_EN	12	R/W	链路控制模式选择	硬件链路控制	软件链路控制
FW_HW_TERM_EN	11	R/W	硬件链路控制模式下 PTX 发送停止模式配置	当 FIFO0 的读写指针相等时自动停止发送	由主控 MCU 决定发送关闭时刻
PKT_HINT_PRIORITY	10	R/W	中断引脚有效电平配置	低电平有效	高电平有效
-	9:8	-	-	-	
CRC_INIT_DATA	7:0	R/W	CRC 移位寄存器 初始值	-	

表 13-10 MISC1 寄存器说明

寄存器	配置寄存器 MISC2				
地址	0x2A				
复位值	0xC07D				
位名称	位	读写	位说明	1	0
RATE	15	R/W	发送速率选择	1Mbps	250Kbps
AFC_MCTRL	14	R/W	AFC 功能控制	使能	不使能
DCOC_ENABLE	13	R/W	DCOC 校准使能	使能	不使能
DCOC_CTRL	12:10	R/W	DCOC 校准控制位	使能	不使能
-	9	-	-	-	-
ACKTIME_ADJUST_ON	8	R/W	AUTO_RX_ACK_TIME 寄存器设置时间乘 2	使能	不使能
AUTO_RX_ACK_TIME	7:0	R/W	在 ACK 使能情况下， PTX 由发送切换为接收 后等待 ACK 的时间。	等待 ACK 的时间为 寄存器设置值*1us @1Mbps 寄存器设置值*4us @250Kbps 推荐的设置值为 preamble_length(bits)+100@1Mbps preamble_length(bits)+52@250Kbps	

表 13-11 MISC2 寄存器说明

寄存器		CD 阈值设置寄存器 CDTH			
地址	0x2C				
复位值	0x8883				
位名称	位	读写	位说明	1	0
CD_TH1	15:8	R/W	CD 的高域值	详见 8.7 节	
CD_TH2	7:0	R/W	CD 的低域值		

表 13-12 CDTH 寄存器说明

寄存器		接收信号能量指示寄存器 RSSI			
地址	0x2D				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
RSSI	7:0	R	RSSI 值(dBm)	详见 8.6 节	

表 13-13 RSSI 寄存器说明

寄存器		状态寄存器 STATUS0			
地址	0x2E				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
PQT	11	R	Preamble 检测标志	发现有效 Preamble	未发现有效 Preamble
CD	10	R	carrier detect 标志	发现有效载波	未发现有效载波
FREQ_ESTIMATION	9:0	R	频率偏差的估计值	详见 8.4 节	

表 13-14 STATUS0 寄存器说明

寄存器		状态寄存器 STATUS1			
地址	0x30				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
PIPE_ADDR_MATCH	7	R	同步字接收成功标志 接收完成后硬件清'0'	同步成功	同步不成功
-	6	-	-	-	
FSM_TX_STATE	5	R	状态机当前发送状态 指示位	状态机处于发送状态	状态机不处于发送状态
-	4:0	-	-	-	

表 13-15 STATUS1 寄存器说明

寄存器		定长寄存器 FIX_LEN_EN				
地址	0x31					
复位值	0x0F01					
位名称	位	读写	位说明	1	0	
FIX_PLD_LEN	15:8	R/W	定长模式 payload 长度	-		
FIX_PLD_LEN_EN	7	R/W	定长模式使能	使能	不使能	
-	6:0	-	-	-		

表 13-16 FIX_LEN_EN 寄存器说明

寄存器		FIFO0 访问寄存器 FIFO0DATA				
地址	0x32					
复位值	-					
位名称	位	读写	位说明	1	0	
-	15:8	-	-	-		
FIFO0DATA	7:0	R/W	FIFO0 访问寄存器 (MCU 芯片以 byte 为单位 访问 FIFO)	FIFO 读写操作详见 7.3.3 章节		

表 13-17 FIFO0DATA 寄存器说明

寄存器		FIFO1 访问寄存器 FIFO1DATA				
地址	0x33					
复位值	-					
位名称	位	读写	位说明	1	0	
-	15:8	-	-	-		
FIFO1DATA	7:0	R/W	FIFO1 访问寄存器 (MCU 芯片以 byte 为单位 访问 FIFO)	FIFO 读写操作详见 7.3.3 章节		

表 13-18 FIFO1DATA 寄存器说明

寄存器		ACKFIFO0 访问寄存器 ACKFIFO0DATA				
地址	0x34					
复位值	-					
位名称	位	读写	位说明	1	0	
-	15:8	-	-	-	-	
ACKFIFO0DATA	7:0	R/W	ACKFIFO0 访问寄存器 (MCU 芯片以 byte 为单位 访问 ACKFIFO)	FIFO 读写操作详见 7.3.3 章节		

表 13-19 ACKFIFO0DATA 寄存器说明

寄存器		ACKFIFO1 访问寄存器 ACKFIFO1DATA			
地址	0x35				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	-
ACKFIFO1DATA	15:0	R/W	ACKFIFO1 访问寄存器 (MCU 芯片以 byte 为单位 访问 ACKFIFO)	FIFO 读写操作详见 7.3.3 章节	

表 13-20 ACKFIFO1DATA 寄存器说明

寄存器		FIFO0 配置寄存器 FIFO0CTRL			
地址	0x36				
复位值	0x008E				
位名称	位	读写	位说明	1	0
PTX_FIFO0_FAIL	15	R	重发超时信号，用于区分 发送中断置起时 PTX 状态 (PTX 清 INT0 硬件自动 清'0')	重发超时	重发未超时
-	14	-	-	-	
PRX_CRC_ERR0	13	R	PRX 接收存于 FIFO0 中的 PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PRX_FEC23_ERR0	12	R	存于 FIFO0 的接收 PAYLOAD FEC2/3 错误指示位	FEC 错误	FEC 正确
PRX_FIFO0_PIPE	11:9	R	PRX 接收存于 FIFO0 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_FIFO0_OCPY	8	R	PRX FIFO0 数据填写完成 信号(清中断 INT0 后硬件 清'0')	PRX FIFO0 被占用	PRX FIFO0 未被占用
FIFO0_EN	7	R/W	FIFO0 使能位	使能	不使能
-	6:5	-	-	-	
PTX_FIFO0_NOACK	4	R/W	告知 PRX 从 FIFO0 发送的 PAYLOAD 无需 ACK 控制 位(ACK 功能使能时有效)	NOACK	ACK
PTX_FIFO0_PIPE	3:1	R/W	PTX FIFO0 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	

PTX_FIFO0_OCPY	0	R/W	PTX FIFO0 数据填写完成信号（软件清‘0’）	PTX FIFO0 被占用	PTX FIFO0 未被占用
-----------------------	---	-----	----------------------------	---------------	----------------

表 13-21 FIFO0CTRL 寄存器说明

寄存器	FIFO1 配置寄存器 FIFO1CTRL				
地址	0x37				
复位值	0x008E				
位名称	位	读写	位说明	1	0
PTX_FIFO1_FAIL	15	R	重发超时信号，用于区分发送中断置起时 PTX 状态（PTX 清 INT1 硬件自动清‘0’）	重发超时	重发未超时
-	14	-	-	-	-
PRX_CRC_ERR1	13	R	PRX 接收存于 FIFO1 中的 PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PRX_FEC23_ERR1	12	R	存于 FIFO1 的接收 PAYLOAD FEC2/3 错误指示位	FEC 错误	FEC 正确
PRX_FIFO1_PIPE	11:9	R	PRX 接收存于 FIFO1 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_FIFO1_OCPY	8	R	PRX FIFO1 数据填写完成信号（清中断 INT1 后硬件清‘0’）	PRX FIFO1 被占用	PRX FIFO1 未被占用
FIFO1_EN	7	R/W	FIFO1 使能位	使能	不使能
-	6:5	-	-	-	-
PTX_FIFO1_NOACK	4	R/W	告知 PRX 从 FIFO1 发送的 PAYLOAD 无需 ACK 控制位（ACK 功能使能时有效）	NOACK	ACK
PTX_FIFO1_PIPE	3:1	R/W	PTX FIFO1 中的 PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_FIFO1_OCPY	0	R/W	PTX FIFO1 数据填写完成信号（软件清‘0’）	PTX FIFO1 被占用	PTX FIFO1 未被占用

表 13-22 FIFO1CTRL 寄存器说明

寄存器	ACKFIFO0 配置寄存器 ACKFIFO0CTRL				
地址	0x38				
复位值	0x0E80				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
PRX_ACKFIFO0_PIPE	11:9	R/W	PRX ACKFIFO0 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_ACKFIFO0_OCPY	8	R/W	PRX ACKFIFO0 数据填 写完成信号（软件清'0'）	PRX ACKFIFO0 被占用	PRX ACKFIFO0 未被占用
ACKFIFO0_EN	7	R/W	ACKFIFO0 使能位	使能	不使能
-	6:5	-	-	-	
PTX_ACKCRC_ERR0	4	R	PTX 接收存于 ACKFIFO0 的 ACK PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PTX_ACKFIFO0_PIPE	3:1	R	PTX 接收存于 ACKFIFO0 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_ACKFIFO0_OCPY	0	R	PTX ACKFIFO0 数据填写完成信号 （清中断 ACK_INT0 后 硬件清'0'）	PTX ACKFIFO0 被占用	PTX ACKFIFO0 未被占用

表 13-23 ACKFIFO0CTRL 寄存器说明

寄存器	ACKFIFO1 配置寄存器 ACKFIFO1CTRL				
地址	0x39				
复位值	0x0E80				
位名称	位	读写	位说明	1	0
-	15:12	-	-	-	
PRX_ACKFIFO1_PIPE	11:9	R/W	PRX ACKFIFO1 中 ACK PAYLOAD 数据所属 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PRX_ACKFIFO1_OCPY	8	R/W	PRX ACKFIFO1 数据填 写完成信号（软件清'0'）	PRX ACKFIFO1 被占用	PRX ACKFIFO1 未被占用

ACKFIFO1_EN	7	R/W	ACKFIFO1 使能位	使能	不使能
-	6:5	-	-	-	
PTX_ACKCRC_ERR1	4	R	PTX 接收存于 ACKFIFO1 的 ACK PAYLOAD CRC 错误指示位	CRC 错误	CRC 正确
PTX_ACKFIFO1_PIPE	3:1	R	PTX 接收存于 ACKFIFO1 中 PAYLOAD 数据所属的 PIPE	000: PIPE0 001: PIPE1 010: PIPE2 011: PIPE3 Others:无效	
PTX_ACKFIFO1_OCPY	0	R	PTX ACKFIFO1 数据填写完成信号 (清中断 ACK_INT1 后硬件清'0')	PTX ACKFIFO1 被占用	PTX ACKFIFO1 未被占用

表 13-24 ACKFIFO1CTRL 寄存器说明

寄存器	FIFO 状态寄存器 FIFOSTATUS				
地址	0x3A				
复位值	-				
位名称	位	读写	位说明	1	0
-	15:10	-	-	-	
FIFO0_HALF_FULL	9	R	接收 FIFO0 半满指示位	半满	未半满
FIFO0_HALF_EMPTY	8	R	发送 FIFO0 半空指示位	半空	未半空
-	7:6	-	-	-	
ACKFIFO1_OCPY	5	R	ACKFIFO1 状态指示位	ACKFIFO1 被占用	ACKFIFO1 未被占用
ACKFIFO0_OCPY	4	R	ACKFIFO0 状态指示位	ACKFIFO0 被占用	ACKFIFO0 未被占用
FIFO1_OCPY	3	R	FIFO1 状态指示位	FIFO1 被占用	FIFO1 未被占用
FIFO0_OCPY	2	R	FIFO0 状态指示位	FIFO0 被占用	FIFO0 未被占用
-	1:0	-	-	-	

表 13-25 FIFOSTATUS 寄存器说明

寄存器	FIFO 指针寄存器 CLEAR				
地址	0x3B				
复位值	-				
位名称	位	读写	位说明	1	0
CLR_W_PTR	15	W	FIFO 写指针清'0'信号 (不可在接收 PAYLOAD 时使用)	FIFO 写指针清'0'	无效操作

CLR_W_ACKPTR	14	W	ACKFIFO 写指针清'0'信号 (不可在接收 ACK PAYLOAD 时使用)	ACK FIFO 写指针清'0'	无效操作
FIFO0_WR_PTR	13:8	R	FIFO0 写指针	-	
CLR_R_PTR	7	W	FIFO 读指针清'0'信号 (不可在发送 PAYLOAD 时使用)	FIFO 读指针清'0'	无效操作
CLR_R_ACKPTR	6	W	ACK FIFO 读指针清'0'信号 (不可在发送 ACK PAYLOAD 时使用)	ACK FIFO 读指针清'0'	无效操作
FIFO0_RD_PTR	5:0	R	FIFO0 读指针	-	

表 13-26 CLEAR 寄存器说明

寄存器	PIPE 设置寄存器 PIPECTRL				
地址	0x3C				
复位值	0x3000				
位名称	位	读写	位说明	1	0
P3_EN	15	R/W	PIPE3 使能信号	使能	不使能
P2_EN	14	R/W	PIPE2 使能信号	使能	不使能
P1_EN	13	R/W	PIPE1 使能信号	使能	不使能
P0_EN	12	R/W	PIPE0 使能信号	使能	不使能
-	11:8	-	-	-	-
P3_ACKPAYLOAD_EN	7	R/W	PIPE3 ACK 带 PAYLOAD 使能信号	使能	不使能
P2_ACKPAYLOAD_EN	6	R/W	PIPE2 ACK 带 PAYLOAD 使能信号	使能	不使能
P1_ACKPAYLOAD_EN	5	R/W	PIPE1 ACK 带 PAYLOAD 使能信号	使能	不使能
P0_ACKPAYLOAD_EN	4	R/W	PIPE0 ACK 带 PAYLOAD 使能信号	使能	不使能
P3_ACK_EN	3	R/W	PIPE3 ACK 使能信号	使能	不使能
P2_ACK_EN	2	R/W	PIPE2 ACK 使能信号	使能	不使能
P1_ACK_EN	1	R/W	PIPE1 ACK 使能信号	使能	不使能
P0_ACK_EN	0	R/W	PIPE0 ACK 使能信号	使能	不使能

表 13-27 PIPECTRL 寄存器说明

寄存器	中断寄存器 INT				
地址	0x3D				
复位值	-				
位名称	位	读写	位说明	1	0
ACKINT1_CLR	15	W	ACKINT1 标志位 清'0'信号	清'0'	无效操作
ACKINT1_PID	14:13	R	ACKINT1 为'1'时	PTX: 指示当 ACKINT1 为'1'	

			PID 指示位	时, ACKFIFO1 接收到的 ACK PAYLOAD 所对应的 PID。 PRX: 指示当 ACKINT1 为‘1’时, ACKFIFO1 上一次成功发送的 ACK PAYLOAD 所对应的 PID。	
ACKINT1	12	R	ACKFIFO1 中断标志位 PTX: ACKFIFO1 接 ACK PAYLOAD 后置‘1’。 PRX: PRX 在接收到新包的 PID 发生变化时置‘1’。表明前一次从 ACKFIFO1 中发送的 ACK PAYLOAD 发送成功。 (具体详见 7.2 节)	发生中断	未发生中断
ACKINT0_CLR	11	W	ACKINT0 标志位 清‘0’信号	清‘0’	无效操作
ACKINT0_PID	10:9	R	ACKINT0 为‘1’时 PID 指示位	PTX: 指示当 ACKINT0 为‘1’时, ACKFIFO0 接收到的 ACK PAYLOAD 所对应的 PID。 PRX: 指示当 ACKINT0 为‘1’时, ACKFIFO0 上一次成功发送的 ACK PAYLOAD 所对应的 PID。	
ACKINT0	8	R	ACKFIFO0 中断标志位 PTX: ACKFIFO0 接 ACK PAYLOAD 后置‘1’。 PRX: PRX 在接收到新包的 PID 发生变化时置‘1’。表明前一次从 ACKFIFO0 中发送的 ACK PAYLOAD 发送成功。 (具体详见 7.2 节)	发生中断	未发生中断
INT1_CLR	7	W	INT1 标志位清‘0’信号	清‘0’	无效操作
FIFO1_ACK_POS	6	R	PTX 从 FIFO1 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO (只针对 PTX, 并且 ACKINT1 = ‘1’, ACKINT1_W_ACKPAY = ‘1’时有效)	ACKFIFO1	ACKFIFO0
ACKINT1_W_ACKPAY	5	R	ACKINT1 是否带 ACK PAYLOAD 指示位 (只针对 PTX, 并且	ACK 带 PAYLOAD	ACK 不带 PAYLOAD

			ACKINT1 = '1'时有效)		
INT1	4	R	FIFO1 中断标志位 PTX:发送完成或发送超时 PRX:接收完成、发送 ACK 完成或 Syncword 匹配。 (具体详见 7.2 节)	发生中断	未发生中断
INT0_CLR	3	W	INT0 标志位清'0'信号	清'0'	无效操作
FIFO0_ACK_POS	2	R	PTX从 FIFO0 发包之后接收的 ACK PAYLOAD 存放的 ACK FIFO (只针对 PTX, 并且 ACKINT0 = '1', ACKINT0_W_ACKPAY = '1'时有效)	ACKFIFO1	ACKFIFO0
ACKINT0_W_ACKPAY	1	R	ACKINT0 是否带 ACK PAYLOAD 指示位 (只针对 PTX, 并且 ACKINT0 = '1'时有效)	ACK 带 PAYLOAD	ACK 不带 PAYLOAD
INT0	0	R	FIFO0 中断标志位 PTX:发送完成或发送超时 PRX:接收完成、发送 ACK 完成或 Syncword 匹配。 (具体详见 7.2 节)	发生中断	未发生中断

表 13-28 INT 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR0				
地址	0x40				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0
P0_ADDR[15:0]	15:0	R/W	PIPE0 syncword 地址	-	

表 13-29 P0ADDR0 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR1				
地址	0x41				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0
P0_ADDR[31:16]	15:0	R/W	PIPE0 syncword 地址	-	

表 13-30 P0ADDR1 寄存器说明

寄存器名称	PIPE0 地址寄存器 P0ADDR2				
地址	0x42				
复位值	0xE7E7				
位名称	位	读写	位说明	1	0

P0_ADDR[47:32]	15:0	R/W	PIPE0 syncword 地址	-
-----------------------	------	-----	-------------------	---

表 13-31 P0ADDR2 寄存器说明

寄存器名称		PIPE1 地址寄存器 P1ADDR0			
地址	0x43				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[15:0]	15:0	R/W	PIPE1 syncword 地址	-	

表 13-32 P1ADDR0 寄存器说明

寄存器名称		PIPE1 地址寄存器 P1ADDR1			
地址	0x44				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[31:16]	15:0	R/W	PIPE1 syncword 地址	-	

表 13-33 P1ADDR1 寄存器说明

寄存器名称		PIPE1 地址寄存器 P1ADDR2			
地址	0x45				
复位值	0xC2C2				
位名称	位	读写	位说明	1	0
P1_ADDR[47:32]	15:0	R/W	PIPE1 syncword 地址	-	

表 13-34 P1ADDR2 寄存器说明

寄存器名称		PIPE2 地址寄存器 P2ADDR			
地址	0x46				
复位值	0xxx58				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
P2_ADDR[7:0]	7:0	R/W	PIPE2 syncword 地址低 8 位。 PIPE2 地址总长度可通过寄存器 SYNCWORD_LEN 配置： 16bit : {P1_ADDR[15:8],P2_ADDR} 32bit : {P1_ADDR[31:8],P2_ADDR} 48bit : {P1_ADDR[47:8],P2_ADDR}	-	

表 13-35 P2ADDR 寄存器说明

寄存器名称		PIPE3 地址寄存器 P3ADDR			
地址	0x47				
复位值	0xxxA7				
位名称	位	读写	位说明	1	0
-	15:8	-	-	-	
P3_ADDR[7:0]	7:0	R/W	PIPE3 syncword 地址低 8 位。	-	

			PIPE3 地址总长度可通过寄存器 SYNCWORD_LEN 配置: 16bit : {P1_ADDR[15:8],P3_ADDR} 32bit : {P1_ADDR[31:8],P3_ADDR} 48bit : {P1_ADDR[47:8],P3_ADDR}	
--	--	--	---	--

表 13-36 P3ADDR 寄存器说明

第14章 RF收发器—术语解释


RF 收发器的术语，请参考下表：

Term	Description
ACK	Acknowledgement
ART	Auto Re-Transmit
PTX	Primary TX
PRX	Primary RX
TX	Transmit
RX	Receive
ISM	Industrial-Scientific-Medical
GFSK	Gaussian Frequency Shift Keying
PID	Packet Identity Bits
CE	Chip Enable
IRQ	Interrupt Request
CSN	Chip Select NOT
SCK	Serial Clock
MOSI	Master Out Slave In
MISO	Master In Slave Out

表 14-1 术语解释

第15章 封装尺寸图

15.1 QFN48 封装尺寸图



标号	公制 (mm)		
	MIN	NOM	MAX
A	0.700	0.800	0.900
A1	0.000	—	0.050
A3	0.203REF.		
D	5.924	—	6.076
E	5.924	—	6.076
D1	3.700	—	3.900
E1	3.700	—	3.900
k	0.200MIN.		
b	0.150	—	0.250
e	0.400TYP.		
L	0.324	—	0.476

图 15-1 QFN48 封装尺寸图

第16章 参考设计

16.1 参考设计图




图 16-1 典型应用 SCH




图 16-2 典型应用 PCB

16.2 设计注意事项

- 1) 需要特别注意的是 ANT 脚有直流电压输出，所以推荐使用 $C1=100\text{pF}$ 、 $C2=1.5\text{pF}$ 的电容方案，此方案可以外接 PCB 天线或导线天线。也可以使用 $C1=0\Omega$ 、 $C2=1.5\text{pF}$ 的电阻方案以及 $C1=1.5\text{nH}$ 、 $C2=1.8\text{pF}$ 的电感方案，这两种方案只能接导线天线。用户可根据应用场景来选择。
- 2) 芯片底部中间的大焊盘（EP）脚必须接地，建议在此焊盘上添加 9 个均匀排列的接地过孔。推荐过孔尺寸为 $0.3\text{mm}/0.5\text{mm}$ ，减小漏锡的风险。3 脚和 5 脚不需要和底部大焊盘连接，主要用于射频信号隔离。
- 3) 射频器件必须优先布局布线。 $C1$ 和 $C2$ 是射频匹配元件，必须尽可能靠近芯片的 ANT 脚（PIN4），推荐的布局方式是 $C1$ 垂直放置， $C2$ 水平放置。射频电路（包括射频走线、器件和天线接口）周围都要包地，并均匀放置一些接地过孔。
- 4) $C4$ 和 $C6$ 是芯片电源的滤波电容，是系统稳定工作的保证，不能省略。特别是和芯片 PIN1 和 PIN2 连接的 $C6$ ，应该选取大容量电容，建议最小取值为 $10\mu\text{F}$ ，推荐 $22\mu\text{F}$ 以上。 $C5$ 推荐焊接，可以增强芯片的可靠性。 $C3$ 电容一般不需要焊接，可以在 PCB 板上预留位置。
- 5) 芯片内部 RF 收发器的电源管脚是 PIN1、PIN2、PIN9，MCU 的电源管脚是 PIN36，它们在内部无连接，所以需要在外连接到电源上。RF 收发器的电源线可以在芯片管脚和中间大焊盘（EP）之间的区域之间走线（见图中的高亮线），由于是在芯片底部，为了避免短路，需要在电源走线上增加一层丝印保护。电源线尽量不要在底层走线，以免破坏底层地平面的完整性。
- 6) 晶振两边的 $C9$ 和 $C10$ 电容一般不需要焊接，只有在需要调整晶振频率时才使用，可以在 PCB 板上预留位置。

第17章 电气特性

17.1 MCU电气特性

17.1.1 最大标称值

参数	符号	条件	标称值	单位
电源电压	VDD	VSS=0V	-0.3 ~ 7.5	V
管脚输入电压	V _{IN}	VSS=0V	-0.3 ~ VDD + 0.3	V
管脚输出电压	V _{OUT}	VSS=0V	-0.3 ~ VDD + 0.3	V
VDD 管脚最大输入电流	I _{MAXVDD}	VDD=5.0V, 25°C	100	mA
VSS 管脚最大输出电流	I _{MAXVSS}	VDD=5.0V, 25°C	120	mA
芯片存储温度	T _{STG}	—	-55 ~ 125	°C

注 1: 上述最大标称值参数为 MCU 工作条件的极限参数范围, 超出该范围, 可能会导致 MCU 永久性物理损坏;
注 2: MCU 需在正常工作条件下, 才能保证持续稳定运行, 对 MCU 的正常工作条件, 参见下面的表格所述。

17.1.2 MCU工作条件

参数	符号	工作条件	最小值	最大值	单位
MCU 工作温度	T _{OPR}	—	-40	85	°C
MCU 工作电压	VDD	—	2.2	5.5	V
AHB 总线频率	F _{HCLK}	—	0	48	MHz
APB 总线频率	F _{PCLK}	—	0	48	MHz

17.1.3 MCU功能模块工作电压范围

参数	符号	工作温度	VDD 电压	备注
ADC 工作电压	V _{ADC}	-40 ~ 85°C	2.2~5.5V	正向参考电压为 VDD 或内部 VREFP 1.8V
			2.8~5.5V	正向参考电压为内部 VREFP 2.6V

17.1.4 MCU功耗参数

参数	符号	最小值	典型值	最大值	单位	工作条件
芯片供电电压	VDD	2.2	—	5.5	V	-40°C ~ 85°C
芯片静态电流	I _{DD}	—	300	—	μA	25°C, 上电复位, VDD = 5V, 所有的 I/O 端口输入低电平, MRSTN=0。
深度睡眠模式下芯片电流	I _{PD1}	—	5	—	μA	25°C, VDD = 5V, BOR 使能, WDT 不使能, RTC 不使能, 所有 I/O 端口输

参数	符号	最小值	典型值	最大值	单位	工作条件
						出固定电平，无负载。
浅睡眠模式下 芯片电流	I_{PD2}	—	1.2	—	mA	25°C, VDD = 5V, BOR 使能, WDT 不使能, RTC 不使能, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为内部 16MHz RC 时钟。
	I_{PD3}	—	1.4	—	mA	25°C, VDD = 5V, BOR 使能, WDT 不使能, RTC 不使能, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为外部 16MHz HS 时钟。
正常运行模式 芯片电流	I_{OP1}	—	3.5	—	mA	25°C, VDD = 5V, BOR 使能, WDT 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚, 作为普通 I/O, 无时钟输出, ADC 使用内部 VREFP 作为参考电压; 系统主时钟为内部 16MHz RC 时钟。
	I_{OP2}	—	4.3	—	mA	25°C, VDD = 5V, BOR 使能, WDT 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚, 作为普通 I/O, 无时钟输出, ADC 使用内部 VREFP 作为参考电压; 系统主时钟为外部 16MHz HS 时钟。

17.1.5 MCU功能模块功耗特性参数表

参数	符号	最小值	典型值	最大值	单位	工作条件
外部振荡器 XTAL 16MHz 电流	I_{XTAL}	—		—	mA	25°C, VDD = 5V
内部高速时钟 HRC 电流	I_{HRC}	—		—	mA	25°C, VDD = 5V
倍频时钟 PLL 电流	I_{PLL1}	—	0.14	—	mA	25°C, VDD = 5V, 输出时钟频率为 32MHz

参数	符号	最小值	典型值	最大值	单位	工作条件
	I_{PLL2}	—	0.2	—	mA	25°C, VDD = 5V, 输出时钟频率为 48MHz
BOR 模块电流	I_{BOR}	—	0.3	—	μA	25°C, VDD = 5V
LVD 模块电流	I_{LVD}	—	0.3	—	μA	25°C, VDD = 5V
WDT 模块电流	I_{WDT}	—	0.2	—	μA	25°C, VDD = 5V
ADC 模块电流	I_{ADC1}	—	850	—	μA	25°C, VDD = 5V, ADC 转换时钟频率为 500KHz, 内部 VREFP 作为正向参考电压
	I_{ADC2}	—	350	—	μA	25°C, VDD = 5V, ADC 转换时钟频率为 500KHz, VDD 作为正向参考电压
VREFP 模块电流	I_{VREFP}	—	500	—	μA	25°C, VDD = 5V
RTC 模块电流	I_{RTC}	—	0.5	—	μA	25°C, VDD = 5V, RTC 时钟源为外部 32.768KHz 振荡器, 精确计时模式
T16N 模块电流	I_{T16N}	—	80	—	μA	25°C, VDD = 5V, 定时器模式, 计数时钟为 16MHz
T32N 模块电流	I_{T32N}	—	80	—	μA	25°C, VDD = 5V, 定时器模式, 计数时钟为 16MHz
UART 模块电流	I_{UART}	—	100	—	μA	25°C, VDD = 5V, 通讯波特率为 9600bps
EUART 模块电流	I_{EUART}	—	100	—	μA	25°C, VDD = 5V, 通讯波特率为 9600bps
SPI 模块电流	I_{SPI}	—	50	—	μA	25°C, VDD = 5V, 主控模式, 通讯速率为 1MHz, 数据包发送间隔为 32 个通讯时钟周期
I2C 模块电流	I_{I2C}	—	50	—	μA	25°C, VDD = 5V, 主控模式, 通讯速率为 400KHz, 数据包传输间隔为 15 个通讯时钟周期
FLASH 编程电流	I_{PROG}	—	—	4	mA	-40~85°C, VDD = 5V
FLASH 擦除电流	I_{ERAS}	—	—	4	mA	

17.1.6 MCU输入输出端口特性

◆ 输入端口特性

芯片工作温度范围: -40℃ ~ 85℃						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口输入高电平	V_{IH1}	0.8VDD	—	VDD	V	2.2V ≤ VDD ≤ 5.5V
I/O 端口输入低电平	V_{IL1}	VSS	—	0.2VDD	V	
主复位信号, 输入高电平	V_{IH}	0.8VDD	—	VDD	V	
主复位信号, 输入低电平	V_{IL}	VSS	—	0.2VDD	V	
IO 端口施密特迟滞窗口	V_{HYST}	—	0.8	—	V	VDD = 5.0V
I/O 端口输入漏电流	I_{IL}	—	—	1	μA	VDD = 5.0V (端口高阻状态)
IO 端口弱上拉电阻	R_{WPU}	35	45	60	kΩ	VDD = 5.0V Vpin = VSS
IO 端口弱下拉电阻	R_{WPD}	25	35	50	kΩ	VDD = 5.0V Vpin = VDD

◆ 输出端口 (PA0~PA5, PA14~PA31, PB0~PB13) 特性

芯片工作温度范围: -40℃ ~ 85℃						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口 (普通驱动) 输出高电平	I_{OH1}	-5.0	—	—	mA	VDD = 5.0V $V_{OH} = 4.6V$
I/O 端口 (大电流驱动) 输出高电平	I_{OH2}	-8.0	—	—		
I/O 端口 (普通驱动) 输出低电平	I_{OL1}	6	—	—	mA	VDD = 5.0V $V_{OL} = 0.4V$
I/O 端口 (大电流驱动) 输出低电平	I_{OL2}	10	—	—		

◆ 输出端口 (PA6~PA13) 特性

芯片工作温度范围: -40℃ ~ 85℃						
参数	符号	最小值	典型值	最大值	单位	测试条件
I/O 端口 (普通驱动) 输出高电平	I_{OH1}	-3.5	—	—	mA	VDD = 5.0V $V_{OH} = 4.6V$
I/O 端口 (大电流驱动) 输出高电平	I_{OH2}	-4.5	—	—		
I/O 端口 (普通驱动) 输出低电平	I_{OL1}	10	—	—	mA	VDD = 5.0V $V_{OL} = 0.4V$

I/O 端口（大电流驱动）输出低电平	I_{OL2}	40	—	—		
--------------------	-----------	----	---	---	--	--

17.1.7 系统时钟规格

参数	符号	最小值	典型值	最大值	单位	测试条件
系统时钟频率	F_{OSC}	—	—	48M	Hz	2.2V ≤ VDD ≤ 5.5V
系统时钟周期	T_{OSC}	20.8	—	—	ns	
机器周期	T_{inst}	41.6	—	—	ns	
外部时钟高电平和低电平时间	T_{OSL}, T_{OSH}	20	—	—	ns	
外部时钟边沿上升和下降时间	T_{OSR}, T_{OSF}	—	—	8	ns	

17.1.8 ADC 模块特性

◆ ADC 模块特性表

参数名称	符号	最小值	典型值	最大值	单位	测试条件
分辨率	RES	—	—	12	bit	见备注 1
参考电压范围	V_{ADVREF}	1.8	—	VDD	V	
模拟电压输入范围	V_{IN}	VSS	—	V_{ADVREF}	V	
输入电容	C_{IN}	—	40	—	pF	
模拟通道推荐输入电阻	R_{IN}	—	—	10k	Ω	
AD 转换时钟周期	T_{AD1}	1	—	—	μs	
	T_{AD2}	0.5	—	—	μs	
AD 转换时间（不包括采样时间）	T_{CONV}	—	14	—	T_{AD}	
差分线性度	DNL	—	±1	±2	LSB	-40℃~85℃， 负参考电压为外部 VREFN， ADC 时钟频率为 1MHz
失调误差	V_{OFFSET}	—	±2	±4	LSB	

注 1: T_{AD1} 为 ADC 使用内部 VREFP 作为参考电压时的 AD 转换时钟周期；

T_{AD2} 为 ADC 使用 VDD 电压或外部 AVREFP 作为参考电压时的 AD 转换时钟周期。

注 2: 当 ADC 负参考为 VSS 时，失调误差 V_{OFFSET} 与 VDD 电源电压和正参考电压相关，详见后面的“模拟小信号 ADC offset 特性表”的描述。

◆ 模拟小信号 ADC offset 特性表

1) 正参考电压为内部 VREF 1.8V，负参考电压为 VSS，采样时间为 $9T_{ad}$ 时，不同电源电压 VDD、不同 ADC 时钟频率、对应于相同模拟输入 V_{in} 电压小信号的 ADC offset 典型值如下：

参数	典型值	测试条件			
		模拟输入电压 Vain	参考电压	ADC 时钟频率	电源电压 VDD
ADC offset	-5LSB	4mV	正参考电压为内部 VREF 1.8V, 负参考电压为 VSS	2MHz	5.0V
	-4LSB			1MHz	
	-4LSB			500KHz	
	-4LSB			250KHz	
	-4LSB			LRC (32KHz)	
	-7LSB			2MHz	3.0V
	-7LSB			1MHz	
	-7LSB			500KHz	
	-7LSB			250KHz	
	-8LSB			LRC (32KHz)	

2) ADC 时钟频率为 1MHz、采样时间为 9Tad 时, 不同 ADC 参考电压, 不同 VDD, 对应于相同模拟输入 Vain 电压小信号的 ADC offset 典型值如下:

参数	典型值	测试条件			
		模拟输入电压 Vain	参考电压	ADC 时钟频率	电源电压 VDD
ADC offset	-8LSB	5mV	正参考为外部 AVREFP 1.8V, 负参考为 VSS	1MHz	5.0V
	-8LSB				3.0V
	-3LSB		正参考为外部 AVREFP 1.8V, 负参考为外部 VREFN		5.0V
	-3LSB				3.0V
	-3LSB		正参考为 VDD, 负参考为 VSS		5.0V
	-4LSB				3.0V
	-1LSB		正参考为 VDD, 负参考为外部 VREFN		5.0V
	-2LSB				3.0V
	-4LSB		正参考为内部 VREFP 1.8V, 负参考为 VSS		5.0V
	-7LSB				3.0V
	0LSB		正参考为内部 VREFP 1.8V, 负参考为外部 VREFN		5.0V
	-3LSB				3.0V
	-2LSB		正参考为内部 VREFP 2.6V, 负参考为 VSS		5.0V
	-4LSB				3.0V
	+0LSB		正参考为内部 VREFP 2.6V, 负参考为外部 VREFN		5.0V
	-2LSB				3.0V

注: 如果应用系统对 ADC offset 有较高要求, 则推荐 ADC 负参考使用外部 VREFN。

◆ ADC 转换时钟源选择

A/D 时钟源选择	系统时钟工作频率 (Hz) (VREFP=2'b01 或 2'b10, 使用内部 VREFP 作为正向参考电压)
-----------	---

	48M	32M	16M	4M
FPCLK	不推荐使用	不推荐使用	不推荐使用	不推荐使用
FPCLK /2	不推荐使用	不推荐使用	不推荐使用	不推荐使用
FPCLK /4	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 1us
FPCLK /8	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 2us
FPCLK /16	不推荐使用	不推荐使用	T _{ADCLK} = 1us	T _{ADCLK} = 4us
FPCLK /32	不推荐使用	T _{ADCLK} = 1us	T _{ADCLK} = 2us	T _{ADCLK} = 8us
FPCLK /64	T _{ADCLK} = 1.3us	T _{ADCLK} = 2us	T _{ADCLK} = 4us	T _{ADCLK} = 16us
FPCLK /256	T _{ADCLK} = 5.3us	T _{ADCLK} = 8us	T _{ADCLK} = 16us	T _{ADCLK} = 64us
FLRC	T _{ADCLK} = 31us	T _{ADCLK} = 31us	T _{ADCLK} = 31us	T _{ADCLK} = 31us

A/D 时钟源选择	系统时钟工作频率 (Hz) (VREFP=2'b00 或 2'b11, 使用 VDD, 或外部 AVREFP 作为正向参考电压)			
	48M	32M	16M	4M
FPCLK	不推荐使用	不推荐使用	不推荐使用	不推荐使用
FPCLK /2	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 0.5us
FPCLK /4	不推荐使用	不推荐使用	不推荐使用	T _{ADCLK} = 1us
FPCLK /8	不推荐使用	不推荐使用	T _{ADCLK} = 0.5us	T _{ADCLK} = 2us
FPCLK /16	不推荐使用	T _{ADCLK} = 0.5us	T _{ADCLK} = 1us	T _{ADCLK} = 4us
FPCLK /32	T _{ADCLK} = 0.67us	T _{ADCLK} = 1us	T _{ADCLK} = 2us	T _{ADCLK} = 8us
FPCLK /64	T _{ADCLK} = 1.3us	T _{ADCLK} = 2us	T _{ADCLK} = 4us	T _{ADCLK} = 16us
FPCLK /256	T _{ADCLK} = 5.3us	T _{ADCLK} = 8us	T _{ADCLK} = 16us	T _{ADCLK} = 64us
FLRC	T _{ADCLK} = 31us	T _{ADCLK} = 31us	T _{ADCLK} = 31us	T _{ADCLK} = 31us

◆ ADC 内部参考电压特性

参数	符号	最小值	典型值	最大值	单位	测试条件
ADC 内部参考电压 VREF	V _{REF1}	1.782	1.8	1.818	V	25°C, VDD=5V
	V _{REF2}	2.574	2.6	2.626		

17.1.9 内部时钟源特性

参数	符号	最小值	典型值	最大值	单位	测试条件
HRC 时钟频率	F _{HRC}	15.84	16	16.16	MHz	25°C, VDD=2.2V~5.5V
		15.68	16	16.32	MHz	-40°C~85°C, VDD=2.2V~5.5V
HRC 起振时间	T _{HRC}	—	30	—	us	见备注
LRC 时钟频率	F _{LRC}	28.8	32	35.2	KHz	25°C, VDD=2.2V~5.5V

参数	符号	最小值	典型值	最大值	单位	测试条件
		12.8	32	51.2	KHz	-40°C~85°C, VDD=2.2V~5.5V
LRC 起振时间	T _{LRC}	—	800	—	us	见备注

注：T_{HRC} 和 T_{LRC} 均为设计规格，设计条件为-40°C~85°C。

◆ PLL 锁相环特性

参数		符号	最小值	典型值	最大值	单位	测试条件
时钟源 选择为 32KHz	PLL 输入时钟频率	F _{PLL1}	25	32	38	KHz	-40~85°C
	PLL 倍频输出时钟频率	F _{PLLO1}	25.6	32.768	38.912	MHz	
		F _{PLLO2}	38.4	49.152	58.368		
	PLL 锁频时间	T _{LOCK1}	—	—	120	us	见备注
时钟源 选择为 4MHz	PLL 输入时钟频率	F _{PLL2}	3.2	4	4.8	MHz	-40~85°C
	PLL 倍频输出时钟频率	F _{PLLO3}	25.6	32	38.4	MHz	
		F _{PLLO4}	38.4	48	57.6		
	PLL 锁频时间	T _{LOCK2}	—	—	2.4	ms	见备注

注：PLL 的锁频时间 T_{LOCK1} 和 T_{LOCK2} 均为设计规格，设计条件为-40~85°C。

17.1.10 BOR 模块特性表

- ◆ BOR 模块特性表 1（BOR 档位由配置字控制位 CFG_BORV（CFG_WORD0<9:8>）设置）

CFG_BORV<1:0>	最小值	典型值	最大值	单位	测试条件
00	3.6	3.7	3.8	V	-40~85°C
01	2.4	2.5	2.6	V	
10	2.0	2.1	2.2	V	
11	—	—	—	V	

注：当 CFG_BORV<1:0>=11 时，BOR 电压点由寄存器 SCU_SOFTCFG 的 BORV<3:0>进行设置，具体见该寄存器的描述。

- ◆ BOR 模块特性表 2（BOR 档位由寄存器控制位 BORV（SCU_SOFTCFG<3:0>）设置）

BORV<3:0>	最小值	典型值	最大值	单位	测试条件
0000	1.65	1.7	2.15	V	-40~85°C
0001	1.9	2.0	2.15	V	
0010	2.0	2.1	2.2	V	
0011	2.1	2.2	2.3	V	

BORV<3:0>	最小值	典型值	最大值	单位	测试条件
0100	2.2	2.3	2.4	V	
0101	2.3	2.4	2.5	V	
0110	2.4	2.5	2.6	V	
0111	2.5	2.6	2.7	V	
1000	2.7	2.8	2.9	V	
1001	2.9	3.0	3.1	V	
1010	3.0	3.1	3.2	V	
1011	3.2	3.3	3.4	V	
1100	3.5	3.6	3.7	V	
1101	3.6	3.7	3.8	V	
1110	3.9	4.0	4.1	V	
1111	4.2	4.3	4.4	V	

17.1.11 LVD模块特性表


LVD_VS<3:0>	最小值	典型值	最大值	单位	测试条件	
VDD 下降, LVDO 低电压 状态标志置 1	0000	1.9	2.0	2.1	V	-40~85°C
	0001	2.0	2.1	2.2	V	
	0010	2.1	2.2	2.3	V	
	0011	2.3	2.4	2.5	V	
	0100	2.5	2.6	2.7	V	
	0101	2.7	2.8	2.9	V	
	0110	2.9	3.0	3.1	V	
	0111	3.5	3.6	3.7	V	
	1000	3.9	4.0	4.1	V	
	1001	4.5	4.6	4.7	V	
1010	2.2	2.3	2.4	V		
LVD 电压检测迟滞窗口	—	40	80	mV	-40~85°C	

17.2 MCU 参数特性图


本节中所列图示均为抽样测试，仅作为设计参考之用。其中部分图示中所列的数据已超出指定的操作范围，此类信息也仅供参考，芯片只保证在指定的范围内正常工作。

17.2.1 MCU功耗特性


- ◆ MCU 深度睡眠模式电流随电压-温度变化特性图 (WDT, BOR 使能, RTC 不使能, 所有 I/O 端口输出固定电平, 无负载)




- ◆ MCU 浅睡眠模式电流随电压-温度变化特性图 (WDT, BOR 使能, RTC 不使能, 所有 I/O 端口输出固定电平, 无负载; 系统主时钟为内部 HRC 16MHz 时钟)



- ◆ MCU 运行模式电流随电压-温度变化特性图 (WDT, BOR 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚作为普通 I/O, 无时钟输出, ADC 使用内部 VREFP 作为正向参考电压; 系统主时钟为内部 HRC 16MHz 时钟)




- ◆ 芯片运行模式电流随电压-系统时钟频率变化特性图 (WDT, BOR 使能, 外设模块均工作, 所有 I/O 端口输出固定电平, 无负载, 7816 通讯时钟管脚作为普通 I/O, 无时钟输出, ADC 使用内部 VREFP 作为正向参考电压; 室温 25°C)



注：系统时钟为 PLL 48MHz 时，PLL 的输入时钟源为内部 HRC 时钟。

17.2.2 芯片IO端口输入特性

◆ I/O 端口信号输入特性图（室温 25℃）




注 1: VIHth 为施密特窗口的上阈值电平，大于该阈值的输入电平为高；


注 2: VILth 为施密特窗口的下阈值电平，小于该阈值的输入电平为低；

注 3: VIHth 和 VILth 之间为施密特窗口，在窗口内的输入电平不确定，可能为高或低。


◆ I/O 端口最大输入低电平随电压-温度变化特性图




◆ I/O 端口最小输入高电平随电压-温度变化特性图



◆ I/O 端口弱上拉电阻随电压-温度变化特性图




◆ I/O 端口弱下拉电阻随电压-温度变化特性图




17.2.3 芯片IO端口输出特性（普通驱动，PA6~PA13 端口除外）


◆ V_{OH} vs I_{OH} @VDD=2.5V（普通驱动端口）




◆ V_{OL} vs I_{OL} @ $V_{DD}=2.5V$ (普通驱动端口)




◆ V_{OH} vs I_{OH} @ $V_{DD}=3.5V$ (普通驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=3.5V$ (普通驱动端口)




◆ V_{OH} vs I_{OH} @VDD=5.0V (普通驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.0V (普通驱动端口)



◆ V_{OH} vs I_{OH} @VDD=5.5V (普通驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.5V (普通驱动端口)




17.2.4 芯片IO端口输出特性 (大电流驱动, PA6~PA13 端口除外)


◆ V_{OH} vs I_{OH} @VDD=2.5V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=2.5V (大电流驱动端口)




◆ V_{OH} vs I_{OH} @VDD=3.5V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=3.5V (大电流驱动端口)




◆ V_{OH} vs I_{OH} @VDD=5.0V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=5.0V$ (大电流驱动端口)



◆ V_{OH} vs I_{OH} @ $V_{DD}=5.5V$ (大电流驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=5.5V$ (大电流驱动端口)




17.2.5 芯片IO端口输出特性（普通驱动，PA6~PA13 端口）


◆ V_{OH} vs I_{OH} @ $V_{DD}=2.5V$ （普通驱动端口）




◆ V_{OL} vs I_{OL} @ $V_{DD}=2.5V$ （普通驱动端口）




◆ V_{OH} vs I_{OH} @ $V_{DD}=3.5V$ （普通驱动端口）




◆ V_{OL} vs I_{OL} @ $V_{DD}=3.5V$ (普通驱动端口)




◆ V_{OH} vs I_{OH} @ $V_{DD}=5.0V$ (普通驱动端口)




◆ V_{OL} vs I_{OL} @ $V_{DD}=5.0V$ (普通驱动端口)



◆ V_{OH} vs I_{OH} @VDD=5.5V (普通驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.5V (普通驱动端口)




17.2.6 芯片IO端口输出特性 (大电流驱动, PA6~PA13 端口)


◆ V_{OH} vs I_{OH} @VDD=2.5V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=2.5V (大电流驱动端口)




◆ V_{OH} vs I_{OH} @VDD=3.5V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=3.5V (大电流驱动端口)




◆ V_{OH} vs I_{OH} @VDD=5.0V (大电流驱动端口)




◆ V_{OL} vs I_{OL} @VDD=5.0V (大电流驱动端口)



◆ V_{OH} vs I_{OH} @VDD=5.5V (大电流驱动端口)



◆ V_{OL} vs I_{OL} @ $V_{DD}=5.5V$ (大电流驱动端口)



17.3 RF收发器电气特性

17.3.1 功耗参数

符号	参数	Min.	Typ.	Max.	Units
VDDRF	VDDRF 供电电压	2.0	3.0	3.6	V
低功耗模式					
I _{VDD_PD}	POWER DOWN 模式芯片电流	-	1.5	-	uA
I _{VDD_Sleep}	SLEEP 模式芯片电流	-	25	-	uA
I _{VDD_Idle}	IDLE 模式芯片电流	-	1.7	-	mA
TX 模式					
I _{VDD_TX8}	输出功率为 8dBm 时的电流	-	40	-	mA
I _{VDD_TX4}	输出功率为 5dBm 时的电流	-	28	-	mA
I _{VDD_TX0}	输出功率为 0dBm 时的电流	-	23	-	mA
I _{VDD_TX5N}	输出功率为-5dBm 时的电流	-	18	-	mA
I _{VDD_TX15N}	输出功率为-15dBm 时的电流	-	15	-	mA
I _{VDD_TX20N}	输出功率为-20dBm 时的电流	-	14	-	mA
I _{VDD_TX25N}	输出功率为-25dBm 时的电流	-	13	-	mA
RX 模式					
I _{VDD}	接收机高灵敏度时的电流@1M/250Kbps	-	20	-	mA
I _{VDD}	接收机低灵敏度时的电流@1M/250Kbps (该模式下灵敏度下降约 6dB)	-	16	-	mA

注: Typ.为常温测得的数据; Min.和 Max.为全温度, 全电压范围内测得的最小值和最大值。

17.3.2 通讯基本参数

符号	参数	Min.	Typ.	Max.	Units
F _{OP}	工作频段	2300	-	2500	MHz
PLL _{res}	PLL 可配置频率	2300	-	2500	MHz
F _{XTAL}	振荡器频率	12	12	16	MHz
Δf _{1M}	频偏 @ 1Mbps	-	250	-	KHz
Δf _{250K}	频偏 @ 250Kbps	-	250	-	KHz
R _{GFSK}	基带数据速率	250	-	1000	Kbps
F _{CH1M}	非重叠带间距 @ 1Mbps	-	1	-	MHz
F _{CH250K}	非重叠带间距 @ 250Kbps	-	0.25	-	MHz

17.3.3 发射机参数

符号	参数	Min.	Typ.	Max.	Units
P _{RF}	最大输出功率	-	8	-	dBm
P _{RFC}	RF 发射机输出功率可调范围	-40	-	8	dBm
P _{RFCR}	RF 发射机输出功率可调精度	-	1	2	dB

17.3.4 接收机参数

符号	参数	Min.	Typ.	Max.	Units
RX_{max}	BER<0.1%时最大接收信号能量	-10	-	10	dBm
RX_{SENS}	灵敏度 (0.1%BER) @1Mbps	-	-89	-	dBm
RX_{SENS}	灵敏度 (0.1%BER) @250Kbps	-	-93	-	dBm
C/I_{CO}	同频信号 C/I (@1Mbps)	-	-	10	dB
C/I_{1ST}	1 st 邻道抑制 C/I 1MHz	-25	-	-	dB
C/I_{2ND}	2 nd 邻道抑制 C/I 2MHz	-27	-	-	dB
C/I_{3RD}	3 rd 邻道抑制 C/I 3MHz	-36	-	-	dB
C/I_{CO}	同频信号 C/I (@250Kbps)	-	-	6	dB
C/I_{1ST}	1 st 邻道抑制 C/I 1MHz	-25	-	-	dB
C/I_{2ND}	2 nd 邻道抑制 C/I 2MHz	-27	-	-	dB
C/I_{3RD}	3 rd 邻道抑制 C/I 3MHz	-41	-	-	dB

17.3.5 振荡器参数

符号	参数	Min.	Typ.	Max.	Units
F_{xo}	晶振频率	12	12	16	MHz
ΔF	晶振频偏	-	± 10	± 60	ppm

17.3.6 IO端口DC参数

符号	参数	Min.	Typ.	Max.	Units
V_{IH}	IO 端口输入高电平	0.7VDD	-	-	V
V_{IL}	IO 端口输入低电平	-	-	0.4VDD	V
V_{OH}	IO 端口输出高电平(I _{OH} =4.0mA)	VDD-0.6	-	-	V
V_{OL}	IO 端口输出低电平(I _{OL} =6.0mA)	-	-	0.7	V

17.3.7 状态切换时间参数

符号	参数	Min.	Typ.	Max.	Units
T_{Stol}	芯片从 SLEEP 模式进入 IDLE 模式时间	-	5	-	μs
T_{Ptol}	芯片从 POWER DOWN 模式进入 IDLE 模式时间	-	900	-	μs
T_{AFset}	芯片使能发送或接收后射频前端建立时间	-	250	-	μs
$T_{TtxtoRx}$	芯片发送数据包完成后切换为接收 ACK 状态射频前端建立时间 (ACK 使能)	-	250	-	μs
$T_{RtxtoTx}$	芯片接收数据包完成后切换为发送 ACK 状态射频前端建立时间 (ACK 使能)	-	250	-	μs

第18章 编程调试接口

18.1 概述


为方便应用程序及实际系统调试，芯片内部集成 ISP 在线编程接口和 SWD 串行调试接口，通过上海东软载波微电子有限公司授权的 ISP 编程器、SWD 调试器可实现芯片在线编程、仿真调试功能。

芯片 ISP 和 SWD 功能模块共用 5 线接口配置，即电源线 VDD、地线 VSS、复位线 MRSTN、时钟线 ISCK 和数据线 ISDA。

18.2 ISP编程接口


18.2.1 通信协议

ISP 接口协议采用两线制半双工通信协议，每个信息块包含 n 个数据信息位，以及起始位和停止位。烧录器为主控设备，ISCK 时钟由烧录器发送；芯片为受控设备。如下图示：



ISP 在线编程接口有两组端口可用，即 PA0/PA1 和 PA14/PA15，通过其中一组进入 ISP 模式后，另一组 ISP 端口被自动关闭。

18.2.2 操作流程



18.3 SWD调试接口

18.3.1 概述

SWD 是 Cortex-M0 内核自带的串行调试接口，与 ARM 的 CoreSight 调试技术兼容。

芯片通过 SWD 调试器完成调试程序(需通过配置字控制位 CFG_DEBUG, 使能调试模式)下载，然后重新上电，芯片的 SWDIO（复用为 ISDA）和 SWCLK（复用为 ISCK）端口功能可用。

SWCLK: 串行时钟输入端口，提供 SWD 串行通讯时钟。

SWDIO: 串行数据输入/输出端口。

两个 SWD 端口, PA0/PA1 和 PA14/PA15, 可通过芯片配置字 CFG_WORD0 的 DEBUG_S 和 CFG_DEBUG 控制位来设定。

当 CFG_DEBUG 控制位设定为 10, 使能调试模式时, PA0/PA1 和 PA14/PA15 被强制为 SWD 调试端口, 其他外设资源无法使用该端口。若 DEBUG_S 控制位为 0, 选择 PA14/PA15 调试口; 若 DEBUG_S 控制位为 1, 选择 PA0/PA1 调试口。

18.3.2 SWD特性

SWD 调试功能可分为侵入式调试和非侵入式调试两部分。

侵入式调试

- ◇ 停机
- ◇ 单步执行
- ◇ 硬件断点（支持 4 个硬件断点）
- ◇ 软件断点（支持 BKPT 指令）
- ◇ 修改程序指针 PC 值
- ◇ 数据观察点 DWT
- ◇ （Data Watchpoint and Trace，只支持 Watchpoint 功能，不支持 Trace 功能）
- ◇ 内部寄存器和 RAM 存储器的读写访问操作
- ◇ 矢量捕捉（包括 Reset 和 HardFault 异常的捕捉）

非侵入式调试

- ◇ 程序指针 PC 值采样